[发明专利]芯片封装控制的速度规划方法及芯片封装控制装置

权利要求书

1.一种芯片封装控制的速度规划方法，所述封装控制的点位轨迹速度曲线为非对称S曲线，点位的运动通过轴电机驱动，所述非对称S曲线按加减速特征划分为七个运行阶段：加加速段0-T₁、匀加速段T₁-T₂、减加速段T₂-T₃、匀速段T₃-T₄、加减速段T₄-T₅、匀减速段T₅-T₆和减减速段T₆-T₇，其特征在于，所述规划方法包括：

S1：设定插补周期、启动端插补周期数量、停止端插补周期数量、允许激起能量强度值、调节变化率上限、速度修改分辨率、加速度修改分辨率；设定初始速度V_s、结束速度V_e、最大速度V_max、最大加速度A、最大减速度D、加加速度J_a、减加速度J_d、位移值S；

S2：通过所述V_s、V_max 、A、D、J_a、J_d、S，计算所述点位轨迹速度曲线，获取总运动时间T_b；若是首次计算所述T_b，使T_a＝T_b；

S3：根据所述插补周期、启动端插补周期数量、点位轨迹速度曲线，计算启动端的所述启动端插补周期数量的各单个所述插补周期的设备运行速度频率所激起的能量强度；

S4：根据所述插补周期、停止端插补周期数量、点位轨迹速度曲线，计算停止端的所述停止端插补周期数量的各单个所述插补周期的设备运行速度频率所激起的能量强度；

S5：计算所述启动端插补周期数量与所述停止端插补周期数量的各个所述插补周期的所述能量强度之和；

S6：判断所述能量强度之和是否大于所述允许激起能量强度值，若是，则进行S9；若否，则进行S7；

S7：若T_aT_b，则记录当前的最大加速度A、最大减速度D、加加速度 J_a、减加速度 J_d，进行S10；若T_a＝T_b，则进行S9；若T_aT_b，则进行S8；

S8：计算进行参数调节前后的所述点位轨迹速度曲线在所述T₃-T₄内的速度调节变化率、所述T₁-T₂内的加速度调节变化率、所述T₅-T₆内的加速度调节变化率，判断所述速度调节变化率、加速度调节变化率是否均小于所述调节变化率上限，若是，进行S9；若否，进行S10；

S9：使T_a＝T_b，根据所述速度修改分辨率、加速度修改分辨率，通过下列方式之一进行参数调节：改变所述A与所述J_a；改变所述D与所述J_d；完成所述参数调节后，再次进行S2-S6；

S10：以记录的所述A、D、J_a、J_d作为输出参数，完成点位轨迹速度规划。