[发明专利]集成电路的形成方法

说明书

本发明说明形成具有电源轨的堆叠半导体装置的方法和集成电路的形成方法。方法包括形成堆叠半导体装置于基板的第一表面上。堆叠半导体装置包括第一鳍状结构；隔离结构，位于第一鳍状结构上；以及第二鳍状结构，位于第一鳍状结构上并接触隔离结构。第一鳍状结构包含第一源极/漏极区，而第二鳍状结构包含第二源极/漏极区。方法亦包括蚀刻基板的第二表面与第一源极/漏极区或第二源极/漏极区的一部分以形成开口。第二表面与第一表面对向。方法亦包括形成介电阻障层于开口中，以及形成源极/漏极接点于开口中。

技术领域

本发明实施例关于集成电路的形成方法，更特别关于具有电源轨的堆叠半导体装置的形成方法。

背景技术

随着半导体技术的进展，对更高存储能力、更快处理系统、更高效能、与更低成本的需求也增加。为符合这些需求，半导体产业持续缩小半导体装置如金属氧化物半导体场效晶体管(含平面金属氧化物半导体场效晶体管与鳍状场效晶体管)的尺寸。尺寸缩小亦增加半导体制造工艺的复杂度。

发明内容

在一些实施例中，集成电路的形成方法包括形成堆叠半导体装置于基板的第一表面上。堆叠半导体装置包括第一鳍状结构；隔离结构，位于第一鳍状结构上；以及第二鳍状结构，位于第一鳍状结构上并接触隔离结构。第一鳍状结构包含第一源极/漏极区，而第二鳍状结构包含第二源极/漏极区。方法还包括蚀刻基板的第二表面与第一源极/漏极区或第二源极/漏极区的一部分以形成开口。第二表面与第一表面对向。方法还包括形成介电阻障层于开口中；以及形成源极/漏极接点于开口中。

在一些实施例中，集成电路的形成方法包括形成堆叠半导体装置于基板的第一表面上。堆叠半导体装置包括第一鳍状结构；隔离结构，位于第一鳍状结构上；以及第二鳍状结构，位于第一鳍状结构上并接触隔离结构。第一鳍状结构包含第一源极/漏极区，而第二鳍状结构包含第二源极/漏极区。方法还包括蚀刻基板的第二表面与第一源极/漏极区的一部分以形成第一开口。第二表面与第一表面对向。方法还包括形成第一介电阻障层于第一开口中；形成第一源极/漏极接点于第一开口中；蚀刻基板的第二表面与第二源极/漏极区的一部分以形成第二开口；形成第二介电阻障层于第二开口中；以及形成第二源极/漏极接点于第二开口中。

在一些实施例中，集成电路包括堆叠半导体装置，位于基板的第一表面上。堆叠半导体装置包括第一鳍状结构；隔离结构，位于第一鳍状结构上；以及第二鳍状结构，位于第一鳍状结构上并接触隔离结构。第一鳍状结构包含第一源极/漏极区，而第二鳍状结构包含第二源极/漏极区。集成电路还包括源极/漏极接点，位于基板的第二表面上并连接至第一源极/漏极区或第二源极/漏极区；以及介电阻障层，围绕源极/漏极接点。第二表面与第一表面对向，且介电阻障层包括氮化硅。

附图说明

图1A及图1B是一些实施例中，具有底部电源轨的垂直的堆叠半导体装置枝等角图与部分剖视图。

图1C、图1D、及图1E是一些实施例中，具有底部电源轨的交会的堆叠半导体装置的等角图、部分剖视图、与布局图。

图2是一些实施例中，制作具有底部电源轨的交会的堆叠半导体装置的方法的流程图。

图3A至图9A是一些实施例中，具有底部电源轨的交会的堆叠半导体装置于制作工艺的多种阶段的部分等角图。

图3B至图9B是一些实施例中，具有底部电源轨的交会的堆叠半导体装置于制作工艺的多种阶段的部分剖视图。

图10A及图10B是一些实施例中，具有多种底部电源轨的交会的堆叠半导体装置的部分剖视图。

其中，附图标记说明如下：

B-B：剖线

DN：n型场效晶体管的漏极

DP：p型场效晶体管的漏极

GN：n型场效晶体管的栅极