[发明专利]非易失性存储器设备及其操作方法在审
申请号: | 202110362975.9 | 申请日: | 2021-04-02 |
公开(公告)号: | CN113496724A | 公开(公告)日: | 2021-10-12 |
发明(设计)人: | 尹在鹤;任载禹;朱相炫 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G11C7/12 | 分类号: | G11C7/12;G11C8/08 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 邵亚丽 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性存储器 设备 及其 操作方法 | ||
1.一种非易失性存储器设备,包括:
存储器单元阵列,包括多个平面,每个平面包括多个存储器块;
地址解码器,连接到所述存储器单元阵列;
电压生成器,被配置为向所述地址解码器施加操作电压;
页缓冲器电路,包括对应于所述平面中的每一个的页缓冲器;
数据输入/输出电路,连接到被配置为输入和输出数据的页缓冲器电路;以及
控制单元,被配置为控制所述地址解码器、所述电压生成器、所述页缓冲器电路和所述数据输入/输出电路的操作,
其中,所述控制单元被配置为通过检查访问地址的存储器块是否是坏块来在多操作或单一操作中操作。
2.根据权利要求1所述的非易失性存储器设备,其中,所述控制单元包括被配置为存储至少一个坏块信息的坏块寄存器,以及
当从存储控制器接收所述访问地址时,所述控制单元被配置为将所述访问地址与所存储的坏块信息进行比较。
3.根据权利要求2所述的非易失性存储器设备,其中,当包括坏块作为比较的结果时,所述控制单元被配置为在单一操作中对所述访问地址的所述存储器块执行存储器操作。
4.根据权利要求2所述的非易失性存储器设备,其中,所述控制单元包括
地址比较器,被配置为将所述访问地址与所存储的坏块信息进行比较以输出比较结果;以及
控制信号生成器,被配置为基于从所述存储控制器接收的命令和所述比较结果来生成用于所述电压生成器、所述地址解码器、所述页缓冲器电路或所述数据输入/输出电路的至少一个控制信号。
5.根据权利要求4所述的非易失性存储器设备,其中,所述控制信号被施加到所述电压生成器以取决于所述单一操作或所述多操作来调整所述操作电压的电平。
6.根据权利要求4所述的非易失性存储器设备,其中,所述控制信号被施加到所述页缓冲器电路以调整所述页缓冲器中的每一个的使能定时。
7.根据权利要求1所述的非易失性存储器设备,其中,所述多操作是在比所述单一操作的操作电压电平高出所述平面的数量的操作电压电平下执行的存储器操作。
8.一种操作非易失性存储器设备的方法,所述非易失性存储器设备包括多平面结构的存储器单元阵列,每个平面包括多个存储器块,所述方法包括:
从存储控制器接收命令、访问地址和数据;
检查与所述访问地址相对应的所述存储器块中是否包括坏块;
当所述存储器块中没有坏块时,在同时对至少两个或更多个存储器块执行存储器操作的多操作中操作;以及
当所述存储器块中包括所述坏块时,在对每个存储器块执行所述存储器操作的单一操作中操作。
9.根据权利要求8所述的操作非易失性存储器设备的方法,其中,在所述单一操作中,
连接到对应于多个平面的任何一个页缓冲器被顺序地使能,
在使能所述一个页缓冲器时,以字线顺序访问所述存储器块以执行所述存储器操作,以及
当对所使能的页缓冲器的所述存储器操作完成时,仅访问下一个页缓冲器以对连接到所述下一个页缓冲器的存储器块执行所述存储器操作。
10.根据权利要求8所述的操作非易失性存储器设备的方法,其中,在单一操作中,
使能所述多个字线中的仅一个字线,
顺序地打开连接到所使能的第一字线的所述存储器块的页缓冲器以对所述存储器块执行所述存储器操作,以及
当对所述第一字线的所述存储器操作完成时,下一个第二字线被使能,并且对于连接到所述第二字线的存储器块,所述页缓冲器被顺序地打开,以对所述存储器块执行存储器操作。
11.根据权利要求8所述的操作非易失性存储器设备的方法,其中,所述检查包括
比较所述访问地址是否与所述坏块的地址相同;以及
基于所述命令和所述比较结果调整要施加到所述存储器单元阵列的字线的操作电压的电平。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110362975.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:包括用于射频信号的波导的装置
- 下一篇:用于降低放大器噪声的电路和负阻抗电路