[发明专利]一种半导体器件及其制造方法

说明书

本申请实施例公开了一种半导体器件及其制造方法，所述半导体器件包括：第一堆叠结构，所述第一堆叠结构包括第一地址线和存储堆叠单元；所述第一堆叠结构包括沿第二方向交替设置的第一间隙和第一功能结构以及沿第二方向交替设置的第一间隙和第一非功能结构；所述第一非功能结构作为所述半导体器件的冗余结构；所述第一非功能结构中的部分被去除；填充层，设置于所述第一间隙中。

技术领域

本申请实施例涉及半导体制造领域，尤其涉及一种半导体器件及其制造方法。

背景技术

随着集成电路特征尺寸的不断缩小，半导体器件(Device)的设计尺寸越来越来越精密，制作工艺上微小的波动都可能会对器件的性能产生不可忽略的影响，这就对半导体制造工艺稳定性的提出了越来越高的要求。但是工艺稳定性也不可避免地受到集成电路设计版图的影响。例如在设计版图空旷区域填充冗余图形，能有效减少平坦化过程中的凹陷(dishing)或侵蚀(erosion)现象；在靠近栅极周围加入器件辅助图形，能有效减小刻蚀负载效应(loading effect)对栅极关键尺寸的影响，提高栅极的线宽均匀性。

然而，针对三维存储器，其存储单元的形成过程中存在多个平坦化和刻蚀的步骤，由于设计版图的图形密度的影响，导致平坦化和刻蚀步骤后会产生凹陷、侵蚀、刻蚀负载效应等缺陷。

发明内容

有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体器件及其制造方法。

为达到上述目的，本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种半导体器件，包括：

第一堆叠结构，所述第一堆叠结构包括第一地址线和存储堆叠单元；

所述第一堆叠结构包括沿第二方向交替设置的第一间隙和第一功能结构以及沿第二方向交替设置的第一间隙和第一非功能结构；所述第一非功能结构作为所述半导体器件的冗余结构；所述第一非功能结构中的部分被去除；

填充层，设置于所述第一间隙中。

在一种可选的实施方式中，所述第一功能结构与所述第一非功能结构的结构相同。

在一种可选的实施方式中，所述第一非功能结构位于第一区域；所述第一区域包括第一子区域和第二子区域；所述第一子区域为对应于存在器件结构的区域，第二子区域为对应于不存在器件结构的区域；其中，所述第一非功能结构位于所述第一子区域的部分被去除，所述第一非功能结构位于所述第二子区域的部分未被去除。

在一种可选的实施方式中，所述第一堆叠结构还包括：第二地址线；

所述第一堆叠结构包括沿第一方向交替排列的第二间隙和第二功能结构以及沿第一方向交替设置的第二间隙和第二非功能结构；所述第二非功能结构作为所述半导体器件的冗余结构；所述第二非功能结构中的部分被去除；

填充层，设置于所述第二间隙中。

在一种可选的实施方式中，所述第二功能结构与所述第二非功能结构的结构相同。

在一种可选的实施方式中，所述第二非功能结构位于第二区域；所述第二区域包括第三子区域和第四子区域；所述第三子区域为对应于存在器件结构的区域，第四子区域为对应于不存在器件结构的区域；其中，所述第二非功能结构位于所述第三子区域的部分被去除，所述第二非功能结构位于所述第四子区域的部分未被去除。

在一种可选的实施方式中，还包括：

位于所述第二功能结构上的第二堆叠结构，所述第二堆叠结构包括第三地址线和存储堆叠单元；

所述第二堆叠结构包括沿第二方向交替排列的第三间隙和第三功能结构以及沿第二方向交替设置的第三间隙和第三非功能结构；所述第三非功能结构作为所述半导体器件的冗余结构；所述第三非功能结构中的部分被去除；