[发明专利]半导体器件和制造方法

说明书

提供了半导体器件和制造方法。在实施方式中，沉积第一衬里以给第一半导体鳍与第二半导体鳍之间的凹部装衬里，所述第一衬里包含第一材料。所述第一衬里被退火以使所述第一材料转化为第二材料。沉积第二衬里以给所述凹部装衬里，所述第二衬里包含第三材料。所述第二衬里被退火以使所述第三材料转化为第四材料。

优先权声明和交叉引用

本申请要求于2020年7月22日提交的美国临时申请No. 63/055,045的权益，该申请特此通过引用并入本文。

技术领域

本公开涉及半导体器件和制造方法。

背景技术

半导体器件被用在诸如例如个人计算机、手机、数码相机和其他电子设备的各种电子应用中。通常通过以下步骤来制作半导体器件：在半导体衬底上方顺序地沉积绝缘或电介质层、导电层和半导体层，并且使用光刻法来使各种材料层图案化以在其上形成电路组件和元件。

半导体行业通过最小特征大小的不断减小来持续改进各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。

发明内容

在本发明的一些实施方式中，提供了一种制造半导体器件的方法，所述方法包括：在第一半导体鳍与第二半导体鳍之间形成凹部；沉积第一衬里以给所述凹部装衬里，所述第一衬里包含第一材料；使所述第一衬里退火以使所述第一材料转化为第二材料；沉积第二衬里以给所述凹部装衬里，所述第二衬里包含第三材料；以及使所述第二衬里退火以使所述第三材料转化为第四材料。

在本发明的另一些实施方式中，提供了一种半导体器件，所述半导体器件包括：在半导体衬底上方的第一半导体鳍和第二半导体鳍；与所述第一半导体鳍和所述第二半导体鳍两者相邻的第一衬里；在所述第一衬里上方的第二衬里；在所述第二衬里上方的第三衬里，所述第三衬里包含百分比小于约10％的氮；在所述第三衬里上方的第四衬里；在所述第四衬里上方的覆盖层，所述覆盖层包含百分比小于约10％的碳；以及在所述覆盖层上方的电介质盖，其中所述第一半导体鳍比所述电介质盖更远离所述半导体衬底延伸。

在本发明的还要另一些实施方式中，提供了一种半导体器件，所述半导体器件包括：与第二半导体鳍相邻的第一半导体鳍，所述第一半导体鳍在半导体衬底上方；从所述第一半导体鳍的第一侧壁延伸到所述第二半导体鳍的第二侧壁的第一隔离区，所述第一隔离区包括：从所述第一半导体鳍延伸到所述第二半导体鳍的第一衬里，所述第一衬里包含第一材料；在所述第一衬里上方的第二衬里，所述第二衬里包含第二材料；在所述第二衬里上方的第三衬里，所述第三衬里包含第三材料，所述第三材料具有百分比小于约10％的氮；在所述第三衬里上方的第四衬里，所述第四衬里包含第四材料；在所述第四衬里上方的覆盖层，所述覆盖层包含覆盖材料，所述覆盖材料包含百分比小于约10％的碳；和在所述覆盖层上方的电介质盖，其中所述第一隔离区具有比所述第一半导体鳍更靠近所述半导体衬底的顶面；以及与所述第一半导体鳍相邻的第二隔离区，所述第二隔离区包括：与所述第一半导体鳍相邻的第五衬里，所述第五衬里包含第一材料；在所述第五衬里上方的第六衬里，所述第六衬里包含第二材料；在所述第六衬里上方的第七衬里，所述第七衬里包含第三材料；在所述第七衬里上方的第八衬里，所述第八衬里包含第四材料；在所述第八衬里上方的第二覆盖层，所述第二覆盖层包含覆盖材料；在所述第二覆盖层上方的第二电介质盖；和延伸到至少所述第二电介质盖中的电介质鳍，所述电介质鳍的一部分与所述第一半导体鳍在同一平面上，其中没有延伸到所述第一隔离区中的电介质鳍。

附图说明

当与附图一起阅读时，根据以下详细描述最好地理解本公开的各方面。注意，依照行业中的标准实践，各种特征未按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各种特征的尺寸。

图1图示了依照一些实施方式以三维视图的FinFET的一个示例。