[发明专利]形成互连结构的方法在审
申请号: | 202110302605.6 | 申请日: | 2021-03-22 |
公开(公告)号: | CN113658906A | 公开(公告)日: | 2021-11-16 |
发明(设计)人: | 苏怡年;陈育裕 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/027 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 形成 互连 结构 方法 | ||
在一些实施方式中,本揭露是关于一种形成互连结构的方法,此方法包含沉积多个硬罩幕层于互连介电层上。沉积第一图案化层于多个硬罩幕层上,并形成第一罩幕结构于第一图案化层上。第一罩幕结构具有透过第一极紫外线(EUV)微影制程形成的开口。依照第一罩幕结构移除部分的第一图案化层。形成第二罩幕结构于经图案化的第一图案化层内。第三罩幕结构形成于最上方的硬罩幕层上,且具有透过第二极紫外线微影制程形成的开口。进行移除制程,以图案化多个硬罩幕层,借以在互连介电层中形成开口,并于互连介电层的开口内形成具有圆角的互连导线。
技术领域
本揭露实施方式是关于一种形成互连结构的方法。
背景技术
当半导体集成电路(IC)的尺寸与特征大小按比例缩小时,形成集成电路的元件的密度增加且元件之间的间距减少。此间距的减少受限于光微影的光绕射、光罩对准、在其他因素中的隔离与元件效能。当任意两相邻导电特征之间的距离减少时,所得的电容增加,如此将增加功率消耗与时间延迟。因此,需研究制造技术与元件设计,以减少集成电路大小,同时维持或提升集成电路的效能。
发明内容
本揭露提供一种形成互连结构的方法,此方法包含形成互连介电层配置于基材上、沉积多个硬罩幕层于互连介电层上、沉积第一图案化层于多个硬罩幕层上、形成第一罩幕结构于第一图案化层上,其中透过第一极紫外线微影制程来形成第一罩幕结构中的开口、依照第一罩幕结构来移除部分的第一图案化层、形成第二罩幕结构于经图案化的第一图案化层内、依照第二罩幕结构来图案化多个硬罩幕层的最上方的硬罩幕层、形成第三罩幕结构于多个硬罩幕层中的最上方的硬罩幕层上,其中透过第二极紫外线微影制程来形成第三罩幕结构中的开口、进行移除制程,以图案化多个硬罩幕层,且于互连介电层中形成开口、以及于互连介电层的开口内形成互连导线,其中第一互连导线沿第一方向从互连介电层的上表面朝基材延伸,以接触互连介层窗,其中第一互连导线的第一最外侧壁彼此平行,且与垂直于第一方向的第二方向正交,其中第一互连导线的第二最外侧壁彼此平行,且与垂直于第一方向与第二方向的第三方向正交,且其中圆角将第一最外侧壁耦合至第二最外侧壁。
本揭露提供一种形成互连结构的方法,此方法包含形成互连介电层配置于基材上、沉积多个硬罩幕层于互连介电层上、沉积第一图案化层于多个硬罩幕层上、透过第一极紫外线微影制程来形成第一罩幕结构于第一图案化层上、依照第一罩幕结构来移除部分的第一图案化层、形成第二罩幕结构于经图案化的第一图案化层中、依照第二罩幕结构来图案化多个硬罩幕层中的最上方的硬罩幕层、形成第二图案化层于多个硬罩幕层中的最上方的硬罩幕层上、透过第二极紫外线微影制程来形成第三罩幕结构于第二图案化层上、依照第三罩幕结构与多个硬罩幕层中的最上方的硬罩幕层,来移除部分的第二图案化层与多个硬罩幕层,以在互连介电层中形成开口、以及于互连介电层的开口内形成互连导线,其中第一互连导线与第二互连导线沿第一方向延伸穿过互连介电层,其中第一互连导线的第一最外侧壁在垂直于第一方向的第二方向上彼此间隔第一距离,其中第一互连导线的第二最外侧壁在垂直于第一方向与第二方向的第三方向上彼此间隔第二距离,其中第一距离大于第二距离,且其中第一互连导线在第二方向上与第二互连导线间隔第三距离,第三距离小于或等于第二距离。
本揭露提供一种形成互连结构的方法,此方法包含形成互连介电层于基材上、形成第一硬罩幕层于互连介电层上,第二硬罩幕层于第一硬罩幕层上,第三硬罩幕层于第二硬罩幕层上,第四硬罩幕层于第三硬罩幕层上,以及第一图案化层于第四硬罩幕层上、形成第一罩幕结构于第一图案化层上,第一罩幕结构包含第一开口,第一开口沿第一方向伸长、依照第一罩幕结构的第一开口,移除部分的第一图案化层,以在第一图案化层中形成第二开口、透过形成罩幕材料于第一图案化层中的第二开口内,来形成第二罩幕结构、移除第一图案化层与未位于第二罩幕结构正下方的第四硬罩幕层的部分、形成第三罩幕结构于经图案化的第四硬罩幕层上,第三罩幕结构包含第三开口,第三开口沿垂直于第一方向的第二方向伸长、移除未位于第三罩幕结构或经图案化的第四硬罩幕层正下方的第三硬罩幕层的部分、依照经图案化的第三硬罩幕层,来移除部分的第二硬罩幕层、第一硬罩幕层、以及互连介电层,以在互连介电层中形成第四开口、以及于互连介电层的第四开口内形成互连导线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110302605.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造