[发明专利]阵列基板、阵列基板的制备方法及显示面板

说明书

本申请实施例提供一种阵列基板、阵列基板的制备方法及显示面板。本申请实施例第一方面中的阵列基板包括薄膜晶体管，薄膜晶体管包括有源结构和栅极。有源结构包括在与阵列基板厚度方向相垂直的平面共面设置的源区、漏区、沟道区和缓冲区，沟道区位于源区和漏区之间且通过缓冲区与源区和漏区中至少一者相邻设置。栅极与有源结构层叠且通过第一绝缘层绝缘设置，栅极包括层叠设置的内缩部和遮盖部。源区、沟道区以及漏区的排序方向构成第一排序方向，在第一排序方向上，遮盖部在有源结构上的第一正投影覆盖沟道区和缓冲区，内缩部在有源结构上的第二正投影覆盖沟道区。保证有源结构中半导体区域稳定性及可靠性。

技术领域

本发明涉及半导体设备技术领域，尤其涉及一种阵列基板、阵列基板的制造方法及显示面板。

背景技术

薄膜晶体管(Thin Film Transistor，TFT)是显示面板重要的组成部分，通常作为开光装置和驱动装置用在例如LCD、OLED等显示面板上。

薄膜晶体管中的有源机构包括导体化的源区以及漏区，还包括半导体化的沟道区。但是在显示面板的长期使用过程中，沟道区逐渐导体化最终使得薄膜晶体管器件失效，影响显示面板的应用以及寿命。

因此，急需一种阵列基板、阵列基板的制备方法及显示面板。

发明内容

本申请实施例第一方面一种阵列基板，阵列基板包括薄膜晶体管，薄膜晶体管包括：

有源结构，包括在与阵列基板厚度方向相垂直的平面共面设置的源区、漏区、沟道区和缓冲区，沟道区位于源区和漏区之间且通过缓冲区与源区和漏区中至少一者相邻设置；

栅极，与有源结构层叠且通过第一绝缘层绝缘设置，栅极包括层叠设置的内缩部和遮盖部；

其中，源区、沟道区以及漏区的排序方向构成第一排序方向，在第一排序方向上，遮盖部在有源结构上的第一正投影覆盖沟道区和缓冲区，内缩部在有源结构上的第二正投影覆盖沟道区。

本申请实施例第一方面提供的阵列基板，通过栅极中层叠设置的内缩部和遮盖部使得沟道区通过缓冲区与源区和漏区中至少一者相邻设置，缓冲区避免了阵列基板长期使用过程中源区和/或漏区中的离子和/或其他导电粒子扩散到沟道区，也避免了沟道区在源区、沟道区以及漏区的第一排序方向上宽度的逐渐减少，维持沟道区的宽度。避免了因离子和/或其他导电粒子的扩散使得沟道区由半导体属性转为导体属性，进而维持了有源结构中半导体区域稳定性，也进一步保证了薄膜晶体管在长期使用中的有效性，最终提升阵列基板以及包括阵列基板的终端器件(例如显示面板)的可靠性以及使用寿命。

在本申请实施例第一方面中一种可能的实施方式，在第一排序方向上，第二正投影位于第一正投影内部；

优选的，在第一排序方向上，第二正投影的边缘至第一正投影的边缘的最小距离取值范围为0.1μm～1μm。

在本申请实施例第一方面中一种可能的实施方式，在与有源结构相平行的第一平面内第一排序方向与第一方向共面且相互垂直，在第一方向上，第一正投影与第二正投影均覆盖有源结构，第二正投影与第一正投影重合，或者，第二正投影位于第一正投影内部。

在本申请实施例第一方面中一种可能的实施方式，在与有源结构相平行的第一平面内第一排序方向与第一方向共面且相互垂直，在第一方向上，第一正投影与第二正投影均覆盖有源结构，第一正投影位于第二正投影内部。

在本申请实施例第一方面中一种可能的实施方式，源区和漏区的电阻率小于缓冲区的电阻率，且缓冲区的电阻率小于沟道区的电阻率。

在本申请实施例第一方面中一种可能的实施方式，在第一排序方向上，内缩部的最大尺寸大于或等于遮盖部的最小尺寸，且内缩部的最大尺寸小于遮盖部的最大尺寸；或者，

在第一排序方向上，内缩部的最大尺寸小于遮盖部的最小尺寸。