[发明专利]阵列基板、阵列基板的制备方法及显示面板

权利要求书

1.一种阵列基板，其特征在于，所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括：

有源结构，包括在与所述阵列基板厚度方向相垂直的平面共面设置的源区、漏区、沟道区和缓冲区，所述沟道区位于所述源区和所述漏区之间且通过所述缓冲区与所述源区和所述漏区中至少一者相邻设置；

栅极，与所述有源结构层叠且通过第一绝缘层绝缘设置，所述栅极包括层叠设置的内缩部和遮盖部；

其中，所述源区、所述沟道区以及所述漏区的排序方向构成第一排序方向，在所述第一排序方向上，所述遮盖部在所述有源结构上的第一正投影覆盖所述沟道区和所述缓冲区，所述内缩部在所述有源结构上的第二正投影覆盖所述沟道区。

2.根据权利要求1所述的阵列基板，其特征在于，在所述第一排序方向上，所述第二正投影位于所述第一正投影内部；

优选的，在所述第一排序方向上，所述第二正投影的边缘至所述第一正投影的边缘的最小距离取值范围为0.1μm～1μm。

3.根据权利要求2所述的阵列基板，其特征在于，在与所述有源结构相平行的第一平面内所述第一排序方向与第一方向共面且相互垂直，在所述第一方向上，所述第一正投影与所述第二正投影均覆盖所述有源结构，所述第二正投影与所述第一正投影重合，或者，所述第二正投影位于所述第一正投影内部。

4.根据权利要求2所述的阵列基板，其特征在于，在与所述有源结构相平行的第一平面内所述第一排序方向与第一方向共面且相互垂直，在所述第一方向上，第一正投影与第二正投影均覆盖有源结构，所述第一正投影位于所述第二正投影内部。

5.根据权利要求1所述的阵列基板，其特征在于，所述源区和漏区的电阻率小于所述缓冲区的电阻率，且所述缓冲区的电阻率小于所述沟道区的电阻率。

6.根据权利要求1所述的衬底基板，其特征在于，在所述第一排序方向上，所述内缩部的最大尺寸大于或等于所述遮盖部的最小尺寸，且所述内缩部的最大尺寸小于所述遮盖部的最大尺寸；或者，

在所述第一排序方向上，所述内缩部的最大尺寸小于所述遮盖部的最小尺寸。

7.一种阵列基板的制备方法，其特征在于，包括：

提供衬底基板；

在所述衬底基板上形成半导体层，对所述半导体层进行图案化处理形成包括多个半导体结构的预制有源层；

在所述预制有源层背向所述衬底基板的一侧形成第一绝缘层；

在所述第一绝缘层背向所述衬底基板的一侧形成栅极层，所述栅极层包括多个与所述半导体结构对应的栅极，所述栅极包括内缩部和位于所述内缩部远离所述衬底基板一侧的遮盖部，所述半导体结构的预设源区、预设沟道区以及预设漏区的排序方向构成第一排序方向，在所述第一排序方向上，所述遮盖部在所述预制有源层上的第一正投影覆盖所述内缩部在所述预制有源层上的第二正投影，且至少部分所述第一正投影的边缘位于所述第二正投影外侧；

对所述半导体结构进行导电化处理，以使所述半导体结构形成包括在与所述衬底基板厚度方向相垂直的平面共面设置源区、漏区、沟道区和缓冲区的有源结构，在所述第一排序方向上，所述遮盖部在所述有源结构上的第一正投影覆盖所述沟道区和所述缓冲区，所述内缩部在所述有源结构上的第二正投影覆盖所述沟道区。