[发明专利]优化CIS传感器多晶硅刻蚀缺陷的方法

说明书

本发明提供了一种优化CIS传感器多晶硅刻蚀缺陷的方法中，用于在CIS传感器刻蚀前清洗刻蚀机台的腔体，顶壁所述腔体包括：侧壁和顶壁，包括：S11：提供半导体基底，所述半导体基底包括Si‑O薄膜；S12：刻蚀所述半导体基底，以产生Si‑O聚合物，所述Si‑O聚合物对所述腔体的顶壁和侧壁进行填充；S13：清洗所述腔体的侧壁，以去除所述侧壁的Si‑O聚合物；S14：多次重复步骤S12～S13，使得所述腔体的顶壁填充满Si‑O聚合物。本发明在刻蚀CIS传感器之前，可以清洗刻蚀机台的腔体顶壁的毛刺，使得在刻蚀形成CIS传感器时能减少刻蚀的缺陷，提高CIS传感器的质量。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种优化CIS传感器多晶硅刻蚀缺陷的方法。

背景技术

CIS(CMOS Image Sensor)传感器是一种光电转换器件，它采用一列内置的LED发光二极管照明，因该部件体积小，重量轻，被广泛用于含摄像功能的智能手机等移动设备中。

实际生产中，使CIS传感器的生产维持在一个稳定的良率是一个工艺成熟稳定的标志，其中形成CIS传感器的步骤中，刻蚀多晶硅形成浮栅这一步骤作为前段刻蚀工艺中最重要的一环，对CIS传感器的电学特性表现和良率都起着极其重要的决定性作用。在CIS传感器的多晶硅刻蚀工艺中，各种因素都可能会造成多晶硅的刻蚀出现缺陷。

现有技术中，刻蚀形成CIS器件的机台包括：承载台、位于承载台上用于限位晶圆的边缘环、包围承载台的腔体以及位于腔体顶壁用于通入气体的管道。其中，腔体包括：侧壁和顶壁，顶壁由石英盘组成。由于现有腔体的设计TCP处于承载台的上方，电感耦合产生等离子体与产生等离子体的线圈半径分布一致，使得石英盘处于强等离子体处，导致在使用SIN膜作为多晶硅刻蚀的硬质膜时，在多晶硅刻蚀的过程中会形成类似于环形的刻蚀缺陷，留下小块的多晶硅残留，从而影响CIS传感器的质量。

发明内容

本发明的目的在于提供一种优化CIS传感器多晶硅刻蚀缺陷的方法，在刻蚀CIS传感器之前，可以清洗刻蚀机台的腔体的顶壁的毛刺，使得在刻蚀形成CIS传感器时能减少刻蚀的缺陷，提高CIS传感器的质量。

为了达到上述目的，本发明提供了一种优化CIS传感器多晶硅刻蚀缺陷的方法，用于在CIS传感器刻蚀前清洗刻蚀机台的腔体，刻蚀机台包括：承载台、位于所述承载台上用于限位待刻蚀的半导体基底的边缘环、包围所述承载台的腔体以及位于所述腔体的顶壁并用于通入气体的管道。其中，所述腔体包括：侧壁和顶壁，优化CIS传感器多晶硅刻蚀缺陷的方法包括：

S11：提供半导体基底，所述半导体基底包括Si-O薄膜；

S12：刻蚀所述半导体基底，以产生Si-O聚合物，所述Si-O聚合物对所述腔体的顶壁和侧壁进行填充；

S13：清洗所述腔体的侧壁，以去除所述侧壁的Si-O聚合物；

S14：多次重复步骤S12～S13，使得所述腔体的顶壁填充满Si-O聚合物。

可选的，在所述的优化CIS传感器多晶硅刻蚀缺陷的方法中，所述半导体基底包括晶圆和位于所述晶圆上的二氧化硅层。

可选的，在所述的优化CIS传感器多晶硅刻蚀缺陷的方法中，所述二氧化硅层的厚度大于或等于1000埃。

可选的，在所述的优化CIS传感器多晶硅刻蚀缺陷的方法中，每次刻蚀所述半导体基底的时间大于或等于10分钟。

可选的，在所述的优化CIS传感器多晶硅刻蚀缺陷的方法中，刻蚀所述半导体基底的方法包括刻蚀二氧化硅层。

可选的，在所述的优化CIS传感器多晶硅刻蚀缺陷的方法中，采用NF₃和O₂的混合气体清洗所述腔体的侧壁。