[发明专利]优化CIS传感器多晶硅刻蚀缺陷的方法在审
| 申请号： | 202110274603.0 | 申请日： | 2021-03-15 |
| 公开（公告）号： | CN113035710A | 公开（公告）日： | 2021-06-25 |
| 发明（设计）人： | 李东 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/3213 | 分类号： | H01L21/3213;H01L27/146;H01J37/32 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 周耀君 |
| 地址： | 201315*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 优化 cis 传感器 多晶 刻蚀 缺陷 方法 | ||
1.一种优化CIS传感器多晶硅刻蚀缺陷的方法，用于在CIS传感器刻蚀前清洗刻蚀机台的腔体，顶壁所述腔体包括：侧壁和顶壁，其特征在于，包括：
S11：提供半导体基底，所述半导体基底包括Si-O薄膜；
S12：刻蚀所述半导体基底，以产生Si-O聚合物，所述Si-O聚合物对所述腔体的顶壁和侧壁进行填充；
S13：清洗所述腔体的侧壁，以去除所述侧壁的Si-O聚合物；
S14：多次重复步骤S12～S13，使得所述腔体的顶壁填充满Si-O聚合物。
2.如权利要求1所述的优化CIS传感器多晶硅刻蚀缺陷的方法，其特征在于，所述半导体基底包括晶圆和位于所述晶圆上的二氧化硅层。
3.如权利要求2所述的优化CIS传感器多晶硅刻蚀缺陷的方法，其特征在于，所述二氧化硅层的厚度大于或等于1000埃。
4.如权利要求1所述的优化CIS传感器多晶硅刻蚀缺陷的方法，其特征在于，每次刻蚀所述半导体基底的时间大于或等于10分钟。
5.如权利要求2所述的优化CIS传感器多晶硅刻蚀缺陷的方法，其特征在于，刻蚀所述半导体基底的方法包括刻蚀二氧化硅层。
6.如权利要求1所述的优化CIS传感器多晶硅刻蚀缺陷的方法，其特征在于，采用NF3和O2的混合气体清洗所述腔体的侧壁。
7.如权利要求1所述的优化CIS传感器多晶硅刻蚀缺陷的方法，其特征在于，清洗所述腔体的侧壁的时间大于或等于60s。
8.如权利要求1所述的优化CIS传感器多晶硅刻蚀缺陷的方法，其特征在于，每进行一次步骤S12之后进行一次步骤S13。
9.如权利要求1所述的优化CIS传感器多晶硅刻蚀缺陷的方法，其特征在于，并且重复次数大于或等于50次。
10.如权利要求1所述的优化CIS传感器多晶硅刻蚀缺陷的方法，其特征在于，所述顶壁由石英盘组成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110274603.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
