[发明专利]三维存储器的制备方法

说明书

本申请提供了一种制备三维存储器的方法，该方法包括：在衬底的一侧上交替堆叠牺牲层与电介质层以形成叠层结构；形成贯穿所述叠层结构并延伸至衬底中的栅极线隙；去除牺牲层以形成栅极间隙；在栅极线隙的内壁与栅极间隙的内壁上形成沉积层；以及交替执行干法刻蚀处理和湿法刻蚀处理以去除沉积层的至少一部分，以在栅极间隙处形成具有目标深度的凹槽。

技术领域

本申请涉及半导体制造领域，更具体地，涉及三维存储器的制备方法。

背景技术

为了克服二维(2D)存储器件的限制，目前通过将存储器单元三维(3D)地布置在衬底之上来提高集成密度。现有的3D NAND存储器构架通常为垂直布置栅极线隙而水平布置金属栅层的设计。制备3D NAND存储器的常见的制备工艺包括：在绝缘层之间形成栅结构，其中，该栅结构从内到外依次包括阻挡层和金属钨层；随后刻蚀该金属钨层得到金属栅极层。例如，可使用湿法刻蚀或干法刻蚀对金属钨层进行刻蚀。

对金属钨进行刻蚀的工艺的挑战主要在于无法完全去除金属钨残留。具体而言，由于受到存储器中虚拟沟道孔的影响，台阶区中底部栅极层关键尺寸收缩，这会使得栅极线隙底部上的沉积层厚度增加；同时，为了在存储区中为栅极层的头部与外部留有足够的空间，需要将栅极层的头部的关键尺寸修小。沉积层厚度的增加以及较小的关键尺寸都会导致沉积处理过后栅极层的底部的两侧封口，从而导致在刻蚀后留下钨残留。钨残留可能会对底部选择栅极的阈值电压造成影响并形成漏电流，并且残留的钨还阻挡在侧壁刻蚀时无法形成硅槽，对最终电性能造成影响。

在现有技术中，当直接使用湿法刻蚀对金属钨层进行刻蚀时，刻蚀之后通道中金属钨底部和顶部的宽度不统一，也就是说，凹隙(RECESS GAP)很大，无法满足生产要求。而当使用干法刻蚀对金属钨层进行刻蚀时，由于干法刻蚀的各向异性而会出现栅极线隙底部侧壁上沉积的金属钨无法被完全去除的现象。此时，通常需要增强干法刻蚀的强度以去除钨残留，但是，过强的干法刻蚀会导致硅槽开口受损而被扩大，这将使得在后续填充氧化硅时开口处的氧化硅层太厚。而过厚的氧化硅层会使得在需要开孔进行电路外联的后续工艺中出现打孔困难的情况。

应当理解，给出上述内容旨在帮助本领域技术人员理解该申请实施方式的一些相关背景，因此这些内容并非必然会构成本申请的现有技术。

发明内容

为了解决或部分解决现有技术中存在的上述问题中的至少一个，本申请提供了一种三维存储器的制造方法。

本申请提供了一种制备三维存储器的方法，其特征在于，方法包括：在衬底的一侧上交替堆叠牺牲层与电介质层以形成叠层结构；形成贯穿叠层结构并延伸至衬底中的栅极线隙；去除牺牲层以形成栅极间隙；在栅极线隙的内壁与栅极间隙的内壁上形成沉积层；以及交替执行干法刻蚀处理和湿法刻蚀处理以去除沉积层的至少一部分，以在栅极间隙处形成具有目标深度的凹槽。

在本申请的一个实施方式中，交替执行干法刻蚀处理和湿法刻蚀处理包括：对沉积层依次执行第一干法刻蚀处理、第二湿法刻蚀处理和第三干法刻蚀处理。

在本申请的一个实施方式中，沉积层至少包括阻挡层以及在阻挡层上形成的金属层。

在本申请的一个实施方式中，第一干法刻蚀处理包括：通过干法刻蚀去除金属层位于栅极线隙的底部上的至少一部分，以使得金属层位于底部上的剩余部分的厚度与位于栅极线隙的侧壁上的部分的厚度相同。

在本申请的一个实施方式中，第二湿法刻蚀处理包括：通过湿法刻蚀去除金属层位于栅极线隙的侧壁的部分以及位于底部上的剩余部分；以及通过湿法刻蚀去除金属层位于栅极间隙的内壁上的至少一部分，以形成具有目标深度的凹槽。

在本申请的一个实施方式中，第三干法刻蚀处理包括：通过干法刻蚀去除阻挡层位于栅极线隙的底部上的部分。

在本申请的一个实施方式中，交替执行干法刻蚀处理和湿法刻蚀处理包括：对沉积层依次执行第一湿法刻蚀处理、第二干法刻蚀处理、以及第三湿法刻蚀处理。