[发明专利]一种改善MIM电容的击穿电压的方法

说明书

本发明所提供的一种改善MIM电容的击穿电压的方法，包括以下步骤：提供一基底，所述基底上形成有第一电极；在所述第一电极上经过n次沉积，以形成电容介质层，其中n≥2，且n为正整数；以及在所述电容介质层上形成第二电极，以形成MIM电容。本发明通过在第一电极上经过多次沉积形成电容介质层，以消除形成电容介质层内以及电容介质层与第一电极之间的应力过大造成的电介质层的破裂，从而减少了击穿电压的测量值与设计值的偏差。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种改善MIM电容的击穿电压的方法。

背景技术

电容元件常应用于如射频、单片微波等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体(metal-oxide-semiconductor，MOS)电容、PN结(positivenegative junction)电容以及金属-介质层-金属(metal-insulator-metal，MIM)电容等。

随着半导体器件集成度的提高，要求电容器具有更大的电容值，以确保电容器能够正常工作。然而，对于PIP电容器来说，作为上/下电极板的多晶硅与作为电容介电层的绝缘层之间的界面处容易发生氧化，因而会使电容值减小。相比之下，MIM电容器可以具有最小的电阻率，并且由于内部耗尽以及相对较大的电容而基本上不会存在寄生电容。因此，在半导体器件中，尤其是在高频器件中，通常会选用MIM电容器。

图1是MIM电容的击穿电压的趋势图。如图1所示，在集成无源器件(IPD)零件(即MIM电容)的击穿电压(Bvmin)测试时，出现击穿电压的测量值与设计值偏差较大，且分布较为离散，具体如区域a中的各测试值，其相较于其上方较为密集分布的测量值来说测量值并不理想，使得击穿电压的测量值集收敛性较差，而且该现象没有规律可循。

发明内容

本发明的目的在于提供一种改善MIM电容的击穿电压的方法，以减少击穿电压的测量值与设计值的偏差。

为解决上述技术问题，本发明提供一种改善MIM电容的击穿电压的方法，包括以下步骤：

提供一基底，所述基底上形成有第一电极；

在所述第一电极上经过n次沉积，以形成电容介质层，其中n≥2，且n为正整数；以及

在所述电容介质层上形成第二电极，以形成MIM电容。

可选的，在所述第一电极上经过n次沉积，以形成电容介质层包括：

在所述第一电极上由下至上依次形成第一子电容介质层至第n子电容介质层，所述第一子电容介质层至第n子电容介质层构成电容介质层。

进一步的，所述第一子电容介质层至第n子电容介质层的厚度相同。

进一步的，所述第一子电容介质层至第n子电容介质层的厚度不相同。

进一步的，所述第一子电容介质层至第n子电容介质层的厚度均大于或等于

进一步的，在所述第一电极上经过三次沉积，以形成电容介质层，所述第一子电容介质层至第三子电容介质层构成电容介质层。

进一步的，所述第一电极的材料包括氮化钛、钛或铝。

可选的，所述第二电极由导电性较好的氮化钛制成。

进一步的，相邻的子电容介质层之间，第一子电容介质层与第一电极之间的应力S与曲率半径R之间满足以下公式：

其中，E为底层薄膜的杨氏模量；V为底层薄膜的泊松比；D为底层薄膜的厚度；T为位于底层薄膜上的薄膜的厚度。

可选的，所述基底的材料为氧化硅、氮化硅、低K介电材料或超低K介电材料。