[发明专利]高电子迁移率晶体管及其制作方法

说明书

本发明公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管包含一氮化镓层，一氮化铝镓层设置于氮化镓层上，一栅极设置于氮化铝镓层上，栅极包含一P型氮化镓层和一萧基接触层，其中P型氮化镓层接触萧基接触层，并且P型氮化镓层的上表面完全重叠萧基接触层的下表面，一保护层覆盖氮化铝镓层和栅极，一源极电极设置于栅极的一侧、穿透保护层并且接触氮化铝镓层，一漏极电极设置于栅极的另一侧、穿透保护层并且接触氮化铝镓层以及一栅极电极设置于栅极的正上方、穿透保护层并且接触萧基接触层。

技术领域

本发明涉及一种在P型氮化镓层上设置萧基接触(schottky contact)层的高电子迁移率晶体管及其制作方法。

背景技术

III-V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor，HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料是结合而于结(junction)形成异质结(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。

然而在制作栅极电极时，需要对设置在P型氮化镓上的保护层进行蚀刻，以形成栅极电极接触孔，由于蚀刻时使用P型氮化镓为停止层，因此会降低P型氮化镓中的镁掺质的活性，造成P型氮化镓效能降低，并且因为栅极电极接触孔需预留对准误差余裕(window)，因此后续形成的在栅极电极和P型氮化镓之间的萧基接触面积较小，造成栅极电极和P型氮化镓之间的阻值无法降低到预期值。

发明内容

有鉴于此，本发明提出一种高电子迁移率晶体管及其制作方法以解决上述问题。

根据本发明的一优选实施例，一种高电子迁移率晶体管包含一氮化镓层，一氮化铝镓层设置于氮化镓层上，一栅极设置于氮化铝镓层上，栅极包含一P型氮化镓层和一萧基接触层，其中P型氮化镓层接触萧基接触层，并且P型氮化镓层的上表面完全重叠萧基接触层的下表面，一保护层覆盖氮化铝镓层和栅极，一源极电极设置于栅极的一侧、穿透保护层并且接触氮化铝镓层，一漏极电极设置于栅极的另一侧、穿透保护层并且接触氮化铝镓层以及一栅极电极设置于栅极的正上方、穿透保护层并且接触萧基接触层。

根据本发明的一优选实施例，一种高电子迁移率晶体管的制作方法包含依序形成一氮化镓层、一氮化铝镓层、一P型氮化镓层和一萧基接触层，其中萧基接触层接触P型氮化镓层，接着进行一蚀刻制作工艺以氮化铝镓层为停止层，蚀刻萧基接触层和P型氮化镓层以形成一栅极，其中P型氮化镓层接触萧基接触层，并且P型氮化镓层的上表面完全重叠萧基接触层的下表面，然后形成一保护层覆盖栅极和氮化铝镓层，接着蚀刻保护层以在保护层中形成二个第一接触孔位于栅极二侧，之后形成一源极电极和一漏极电极分别位于各个第一接触孔中，在形成源极电极和漏极电极之后，蚀刻保护层以在保护层中形成一个第二接触孔位于栅极正上方，最后形成一栅极电极位于第二接触孔中并且接触萧基接触层。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1至图7为本发明的一优选实施例所绘示的高电子迁移率晶体管的制作方法的示意图；

图8为本发明的一示范例所绘示的高电子迁移率晶体管的示意图。

主要元件符号说明

10:基底

12:缓冲层堆叠层