[发明专利]带金属选件的输出缓冲电路

权利要求书

1.一种设备，其包括：

第一布线层中在第一方向上延伸的第一和第二布线图案；

在所述第一和第二布线图案之间沿所述第一方向布置的多个晶体管，所述多个晶体管包含彼此相邻布置的第一和第二晶体管；以及

第二布线层中在与所述第一方向交叉的第二方向上延伸的第三、第四、第五和第六布线图案，

其中所述第三布线图案电连接在所述第一布线图案和所述第一晶体管的源极/漏极区中的一者之间，

其中所述第四布线图案电连接在所述第二布线图案和所述第一晶体管的源极/漏极区中的另一者之间，

其中所述第五布线图案电连接到所述第二晶体管的源极/漏极区中的一者，所述第五布线图案与所述第一布线图案重叠，

其中所述第六布线图案电连接到所述第二晶体管的源极/漏极区中的另一者，所述第六布线图案与所述第二布线图案重叠，并且

其中所述第三和第四布线图案在所述第一方向上的宽度大于所述第五和第六布线图案。

2.根据权利要求1所述的设备，其中所述第五布线图案与所述第一布线图案电隔离。

3.根据权利要求1所述的设备，其进一步包括在所述第二方向上延伸的第七和第八布线图案，

其中所述多个晶体管进一步包含与所述第二晶体管相邻布置的第三晶体管，使得所述第二晶体管布置在所述第一和第三晶体管之间，

其中所述第七布线图案电连接到所述第三晶体管的源极/漏极区中的一者，所述第七布线图案与所述第一布线图案重叠，

其中所述第八布线图案电连接到所述第三晶体管的源极/漏极区中的另一者，所述第八布线图案与所述第二布线图案重叠，并且

其中所述第三和第四布线图案在所述第一方向上的宽度大于所述第七和第八布线图案。

4.根据权利要求3所述的设备，其中所述第七和第八布线图案在所述第一方向上的宽度大于所述第五和第六布线图案。

5.根据权利要求3所述的设备，其中所述第七布线图案与所述第一布线图案电隔离。

6.根据权利要求3所述的设备，

其中所述第四和第五布线图案以第一空间彼此相邻布置，

其中所述第六和第七布线图案以第二空间彼此相邻布置，并且

其中所述第一空间比所述第二空间窄。

7.根据权利要求6所述的设备，

其中所述第一晶体管的所述源极/漏极区中的另一者和所述第二晶体管的所述源极/漏极区中的一者以第三空间彼此相邻布置，并且

其中所述第一空间比所述第三空间窄。

8.根据权利要求7所述的设备，

其中所述第二晶体管的所述源极/漏极区中的另一者和所述第三晶体管的所述源极/漏极区中的一者以第四空间彼此相邻布置，并且

其中所述第四空间比所述第二空间窄。

9.根据权利要求3所述的设备，

其中所述第一晶体管的所述源极/漏极区中的另一者和所述第二晶体管的所述源极/漏极区中的一者以第三空间彼此相邻布置，

其中所述第二晶体管的所述源极/漏极区中的另一者和所述第三晶体管的所述源极/漏极区中的一者以第四空间彼此相邻布置，并且

其中所述第四空间比所述第三空间窄。

10.根据权利要求9所述的设备，其进一步包括向半导体衬底施加固定电势的扩散区，

其中所述扩散区与所述第一晶体管相邻布置，使得所述第一晶体管布置在所述扩散区和所述第二晶体管之间。

11.根据权利要求10所述的设备，

其中所述扩散区和所述第一晶体管的所述源极/漏极区中的一者以第五空间彼此相邻布置，并且

其中所述第四空间比所述第五空间窄。

12.根据权利要求1所述的设备，其中所述第一布线图案电连接到外部数据I/O端子。