[发明专利]半导体存储装置

说明书

本发明的实施方式提供一种可靠性较高的半导体存储装置。本发明的实施方式的半导体存储装置具备：第1存储器串，包含第1存储单元；第2存储器串，包含第2存储单元；第1位线，连接于第1存储器串；及第2位线，连接于第2存储器串。在第1编程动作中，向第1位线及第2位线供给第1位线电压。在第2编程动作中，向第1位线及第2位线供给大于第1位线电压的第2位线电压或大于第2位线电压的第3位线电压。在第3编程动作中，向第1位线供给第2位线电压，向第2位线供给第3位线电压。在第4编程动作中，向第1位线供给第3位线电压，向第2位线供给第2位线电压。

[相关申请案]

本申请案享有以日本专利申请案2020-156406号(申请日：2020年9月17日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本实施方式涉及一种半导体存储装置。

背景技术

已知一种具备包含存储晶体管的多个存储器串的半导体存储装置。

发明内容

本发明要解决的问题在于提供一种可靠性较高的半导体存储装置。

一实施方式的半导体存储装置具备：第1存储器串，包含第1存储单元；第2存储器串，包含第2存储单元；第1位线，连接于第1存储器串；第2位线，连接于第2存储器串；第1字线，连接于第1存储单元及第2存储单元；以及控制电路，电连接于第1位线、第2位线及第1字线。控制电路在对第1存储单元及第2存储单元的第1写入序列的第1编程动作中，向第1位线及第2位线供给第1位线电压。另外，在第1编程动作之后执行的第2编程动作中，向第1位线及第2位线供给大于第1位线电压的第2位线电压或大于第2位线电压的第3位线电压。另外，在第2编程动作之后执行的第3编程动作中，向第1位线供给第2位线电压，向第2位线供给第3位线电压。另外，在第3编程动作之后执行的第4编程动作中，向第1位线供给第3位线电压，向第2位线供给第2位线电压。

一实施方式的半导体存储装置具备：第1存储器串，包含第1存储单元；第2存储器串，包含第2存储单元；第1位线，连接于第1存储器串；第2位线，连接于第2存储器串；第1字线，连接于第1存储单元及第2存储单元；第1电压供给线，电连接于第1位线及第2位线；第2电压供给线，电连接于第1位线及第2位线；第1电压传输电路，根据第1信号的输入使第1位线与第1电压供给线导通，根据第2信号的输入使第1位线与第2电压供给线导通；第2电压传输电路，根据第3信号的输入使第2位线与第1电压供给线导通，根据第4信号的输入使第2位线与第2电压供给线导通；以及控制电路，电连接于第1电压供给线、第2电压供给线、第1电压传输电路、第2电压传输电路及第1字线。控制电路在对第1存储单元及第2存储单元的第1写入序列的第1编程动作中，向第1电压传输电路供给第1信号，向第2电压传输电路供给第3信号。另外，在第1编程动作之后执行的第2编程动作中，向第1电压传输电路供给第2信号，向第2电压传输电路供给第4信号。另外，在第2编程动作之后执行的第3编程动作中，在已将第1信号供给到第1电压传输电路，且将第4信号供给到第2电压传输电路的状态下，将供给到第1电压传输电路的信号从第1信号切换到第2信号。另外，在第3编程动作之后执行的第4编程动作中，在已将第2信号供给到第1电压传输电路，且将第3信号供给到第2电压传输电路的状态下，将供给到第2电压传输电路的信号从第3信号切换到第4信号。

附图说明

图1是表示第1实施方式的存储器系统10的构成的示意性框图。

图2是表示该存储器系统10的构成例的示意性侧视图。

图3是表示该构成例的示意性俯视图。

图4是表示第1实施方式的存储器裸片MD的构成的示意性框图。

图5是表示该存储器裸片MD的一部分构成的示意性电路图。

图6是表示该存储器裸片MD的一部分构成的示意性电路图。