[发明专利]保护电路和存储器

说明书

本申请提供一种保护电路和存储器。该电路应用于芯片中，该电路包括：第一保护单元和第一被保护元件，其中，第一保护单元接收第一输入信号和控制信号，并输出第一输出信号，第一被保护元件包括第一P型晶体管，P型晶体管的栅极接收第一输出信号，其中，当芯片进入老化测试时，第一输出信号为高电平信号。从而，避免了芯片在进入老化测试时对第一P型晶体管的NBTI效应带来的损伤，提高芯片的可靠性。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种保护电路和存储器。

背景技术

负偏压温度不稳定性(Negative Bias Temperature Instability，NBTI)效应，是指在高温下对PMOS器件的栅极施加负电压而引起的一系列电学参数的退化。

通常，在芯片(也称为集成电路)出厂前需要进行老化测试，芯片中包括PMOS器件，在进行老化测试时会以较高的偏置电压和较高的温度进行，而NBTI效应会随着PMOS器件栅极上的偏置电压的增加和温度的升高而更加显著(对PMOS器件而言，栅极上的偏置电压越低、温度越高，NBTI效应越显著)，因此在测试过程中会由于NBTI效应造成对芯片中PMOS器件的损伤，进而造成对芯片的损伤。

如何避免在老化测试时对芯片中PMOS器件的损伤，以保证PMOS器件的性能，是亟需解决的问题。

发明内容

本申请提供一种保护电路和存储器，以避免在老化测试时对芯片中PMOS器件的损伤。

第一方面，本申请提供一种保护电路，包括：

第一保护单元，所述第一保护单元接收第一输入信号和控制信号，并输出第一输出信号；

第一被保护元件，其包括第一P型晶体管，所述第一P型晶体管的栅极接收所述第一输出信号；

其中，当所述芯片进入老化测试时，所述第一输出信号为高电平信号。

在一种可实施的方式中，当所述第一输入信号为高电平信号，所述控制信号为第一电平信号时，所述第一输出信号为高电平信号，所述控制信号为第二电平信号时，所述第一输出信号为低电平信号。

在一种可实施的方式中，所述芯片进入老化测试时，所述控制信号为所述第一电平信号，所述芯片进入其他测试时，所述控制信号为所述第二电平信号，所述其他测试为不包含所述老化测试的测试状态。

在一种可实施的方式中，所述第一保护单元包括与非门电路、或非门电路、与或非门电路、与门电路、或门电路、异或门电路、同或门电路、传输门、触发器、锁存器和寄存器中的任一个。

在一种可实施的方式中，所述第一被保护元件还包括第一N型晶体管。

在一种可实施的方式中，所述第一P型晶体管的栅极和所述第一N型晶体管的栅极连接，所述第一P型晶体管的源极连接电源端，所述第一P型晶体管的漏极与所述第一N型晶体管漏极连接，所述第一N型晶体管的源极连接接地端。

在一种可实施的方式中，还包括：

第二保护单元和第二被保护元件；

所述第二保护单元接收第二输入信号和所述控制信号，并输出第二输出信号；

所述第二被保护元件包括第二P型晶体管，所述第二P型晶体管的栅极接收所述第二输出信号；

其中，当所述芯片进入老化测试时，所述第二输出信号为高电平信号。

在一种可实施的方式中，当所述第二输入信号为高电平信号，所述控制信号为第一电平信号时，所述第二输出信号为高电平信号，所述控制信号为第二电平信号时，所述第二输出信号为低电平信号。

在一种可实施的方式中，所述第二被保护元件还包括第二N型晶体管。