[发明专利]用于使用反转图案形成图案的方法

说明书

本公开提供一种用于使用反转图案形成图案的方法。在形成图案的方法中，可以在下反转层上形成第一上反转图案和第二上反转图案。可以形成缓冲层以填充由第一上反转图案提供的第一开口部分。可以形成遮蔽图案以覆盖缓冲层的第二区域。可以使用遮蔽图案和第一上反转图案作为第一刻蚀掩模来执行刻蚀工艺，以形成第一下反转图案以及缓冲层图案和与遮蔽图案重叠的第二下反转图案，该第一下反转图案提供与第一开口部分重叠的第二开口部分。可以形成硬掩模层并进行刻蚀以分离填充第一开口部分和第二开口部分的硬掩模层第一图案。可以使用硬掩模层第一图案和第二上反转图案作为刻蚀掩模来执行刻蚀工艺，以形成与第二上反转图案重叠的第三下反转图案。

相关申请的交叉引用

本申请要求于2020年7月2日提交的申请号为10-2020-0081787的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开总体上涉及一种制造半导体器件的方法，并且更具体地，涉及一种用于使用反转图案形成图案的方法。

背景技术

当将集成电路集成到半导体衬底中时，期望在有限的面积中集成更大量的图案。随着半导体器件的集成度的增大，期望构造具有较小尺寸的精细图案的集成电路。已经尝试了各种工艺来形成具有纳米级临界尺寸(CD)的密集的精细图案。在相邻的区域中已经尝试了能够对在一个区域中的密集布置的精细图案进行图案化并且对具有与所述精细图案不同的形状的图案进行图案化的工艺。为了对较小尺寸的精细图案进行图案化，尝试使用由包括若干材料层的复合层而不是单层构成的硬掩模结构作为刻蚀掩模。

发明内容

本公开的一个方面提出了一种用于形成图案的方法。用于形成图案的方法可以包括：在包括第一区域和第二区域的半导体衬底上顺序地形成第一硬掩模层、下反转层和上反转层；将所述上反转层图案化为：第一上反转图案，其位于所述第一区域上并提供第一开口部分；和第二上反转图案，其位于所述第二区域上；形成缓冲层，其覆盖所述第一上反转图案和所述第二上反转图案；形成遮蔽图案，其打开所述缓冲层的位于所述第一区域上的第一部分，并覆盖所述缓冲层的位于所述第二区域上的第二部分；将所述下反转层和所述缓冲层图案化为第一下反转图案以及缓冲层图案和与所述遮蔽图案重叠的第二下反转图案，其中所述第一下反转图案提供分别与所述第一开口部分重叠的第二开口部分；形成第二硬掩模层，其覆盖所述第一上反转图案和所述缓冲层图案；刻蚀所述第二硬掩模层以形成第二硬掩模层第一图案和第二硬掩模层第二图案，其中第二硬掩模层第一图案填充所述第一开口部分和所述第二开口部分，第二硬掩模层第二图案填充所述第一上反转图案与所述缓冲层图案之间的空间；以及选择性地去除所述第一上反转图案。

根据本公开的另一方面的用于形成图案的方法可以包括：在下反转层上顺序地形成包括第一区域和第二区域的上反转层；将所述上反转层图案化为：第一上反转图案，其提供第一开口部分并位于所述第一区域上；和第二上反转图案，其位于所述第二区域上；形成缓冲层，其填充所述第一开口部分并覆盖所述第一上反转图案和所述第二上反转图案；形成遮蔽图案，其打开所述缓冲层的位于所述第一区域上的第一部分，并覆盖所述缓冲层的位于所述第二区域上的第二部分；使用所述遮蔽图案和所述第一上反转图案作为第一刻蚀掩模来顺序地去除所述缓冲层的所述第一部分和所述下反转层的一些部分，以形成第一下反转图案以及缓冲层图案和与所述遮蔽图案重叠的第二下反转图案，其中所述第一下反转图案提供与所述第一开口部分重叠的第二开口部分；形成硬掩模层，其填充所述第一开口部分和所述第二开口部分，并覆盖所述第一上反转图案和所述缓冲层图案；去除所述硬掩模层的一些部分以使所述第一上反转图案暴露，从而从所述硬掩模层分离硬掩模层第一图案和硬掩模层第二图案，其中硬掩模层第一图案填充所述第一开口部分和所述第二开口部分，硬掩模层第二图案填充所述第一上反转图案与所述缓冲层图案之间的空间；选择性地去除所述第一上反转图案；以及使用所述硬掩模层第一图案、所述硬掩模层第二图案和所述第二上反转图案作为第二刻蚀掩模来去除所述第一下反转图案、所述缓冲层图案和所述第二下反转图案的一些部分，以从所述第二下反转图案对与所述第二上反转图案重叠的第三下反转图案进行图案化。

附图说明