[发明专利]半导体器件以及制造半导体器件的方法

说明书

本发明公开了一种在源极/漏极(S/D)区和全环珊结构之间具有内部间隔件结构的半导体器件的结构以及制造该半导体器件的方法。半导体器件，包括：衬底；纳米结构层的堆叠件，具有设置在衬底上的第一纳米结构区和第二纳米结构区；第一S/D区和第二S/D区，设置在衬底上。第一S/D区和第二S/D区中的每一者包括围绕在第一纳米结构区中的每一者周围的外延区；全环栅(GAA)结构，设置在第一S/D区和第二S/D区之间，并且围绕在第二纳米结构区中的每一者周围；第一内部间隔件，设置在第一S/D区的外延子区和全环栅结构的栅极子区之间；第二内部间隔件，设置在第二S/D区的外延子区和全环栅结构的栅极子区之间；钝化层，设置在第一纳米结构区和第二纳米结构区的侧壁上。

技术领域

本申请的实施例涉及半导体器件以及制造半导体器件的方法。

背景技术

随着半导体技术的进步，对更高存储容量、更快处理系统、和更高性能的需求不断地增长。为了满足这些需求，半导体工业持续按比例缩小半导体器件(例如金属氧化物半导体场效应晶体管(MOSFET)，包括平板MOSFET和鳍式场效应晶体管(finFET))的尺寸。这种按比例缩小已经增加了半导体制造工艺的复杂性。

发明内容

根据本申请的实施例，提供了一种半导体器件，包括：衬底；纳米结构层的堆叠件，具有设置在衬底上的第一纳米结构区和第二纳米结构区；第一源极/漏极(S/D)区和第二源极/漏极区，设置在衬底上，其中，第一源极/漏极区和第二源极/漏极区中的每一者包括围绕在第一纳米结构区中的每一者周围的外延区；全环栅(GAA)结构，设置在第一源极/漏极区和第二源极/漏极区之间，并且围绕在第二纳米结构区中的每一者周围；第一内部间隔件，设置在第一源极/漏极区的外延子区和全环栅结构的栅极子区之间；第二内部间隔件，设置在第二源极/漏极区的外延子区和全环栅结构的栅极子区之间；以及钝化层，设置在第一纳米结构区和第二纳米结构区的侧壁上。

根据本申请的另一个实施例，提供了一种半导体器件，包括：衬底；第一场效应晶体管(FET)，包括：第一纳米结构层的堆叠件，设置在衬底上，其中，第一纳米结构层中的每一者包括第一纳米结构区和第二纳米结构区；第一外延区，围绕在第一纳米结构区中的每一者周围；第一全环栅(GAA)结构，设置在第一纳米结构层的堆叠件上，并且围绕在第二纳米结构区中的每一者周围；以及第一内部间隔件和第二内部间隔件，设置在第一纳米结构层的堆叠件内；以及第二场效应晶体管，包括：第二纳米结构层的堆叠件，设置在衬底上，其中，第二纳米结构层具有与第一纳米结构层不同的材料组成，并且其中，第二纳米结构层中的每一者包括第三纳米结构区和第四纳米结构区；第二外延区，围绕在第三纳米结构区中的每一者周围，其中，第二外延区与第一外延区是不同的导电类型，第二全环栅结构，设置在第二纳米结构层的堆叠件上，并且围绕在第四纳米结构区中的每一者周围；以及第三内部间隔件和第四内部间隔件，设置在第二纳米结构层的堆叠件内，其中，第三内部间隔件和第四内部间隔件具有与第一内部间隔件和第二内部间隔件不同的材料组成。

根据本身的又一个实施例，提供了一种用于制造半导体器件的方法，包括：形成位于衬底上的具有第一纳米结构区和第二纳米结构区的第一纳米结构层的堆叠件；生长围绕在第一纳米结构区中的每一者周围的第一外延区和第二外延区；形成位于第一外延区和第二外延区之间、并且围绕在第二纳米结构区中的每一者周围的全环栅(GAA)结构；形成沿着全环栅结构的栅极子区的侧壁的第一内部间隔件和第二内部间隔件，其中，栅极子区嵌入纳米结构层的堆叠件内；以及形成沿着第一纳米结构区和第二纳米结构区中的每一者的侧壁的钝化层。

本申请的实施例提供了用于半导体器件的间隔件结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A和图1B-图1D分别示出了根据一些实施例的具有内部间隔件结构和外部间隔件结构的半导体器件的轴测图和截面图；