[发明专利]擦除存储器

说明书

操作存储器的方法和被配置为执行类似方法的存储器可包含：将正第一电压电平施加到选择性地连接到串联连接的存储器单元串的第一节点，同时将负第二电压电平施加到连接在所述第一节点与所述串联连接的存储器单元串之间的晶体管的控制栅极；以及将施加到所述第一节点的所述电压电平增加到第三电压电平，同时将施加到所述晶体管的所述控制栅极的所述电压电平增加到低于所述第三电压电平且高于所述第一电压电平的第四电压电平。

技术领域

本公开总体上涉及存储器，并且具体地，在一或多个实施例中，本公开涉及擦除存储器单元。

背景技术

存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。

快闪存储器已发展成为用于广泛范围的电子应用的非易失性存储器的流行来源。快闪存储器通常使用允许有高存储器密度、高可靠性和低功耗的单晶体管存储器单元。存储器单元的阈值电压(Vt)的变化通过对电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(其通常称为写入)或其它物理现象(例如，相变或极化)来确定每个存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、移动电话和可移除存储器模块，并且非易失性存储器的用途继续扩展。

NAND快闪存储器是常见类型的所谓逻辑形式的快闪存储器装置，其中布置有基本存储器单元配置。通常，NAND快闪存储器的存储器单元阵列被布置为使得阵列的行的每个存储器单元的控制栅极连接在一起以形成存取线，诸如字线。阵列的列包含一起串联连接在一对选择门(例如，源极选择晶体管与漏极选择晶体管)之间的存储器单元串(通常称为NAND串)。每个源极选择晶体管可以连接到源极，而每个漏极选择晶体管可连接到数据线，诸如列位线。已知在存储器单元串与源极之间和/或在存储器单元串与数据线之间使用多于一个选择门的变型。

存储器单元通常在其被编程到期望数据状态之前被擦除。例如，可以首先擦除特定的存储器单元块的存储器单元，然后选择性地对其进行编程。对于NAND阵列，通常通过将块中的所有存取线(例如，字线)接地并(例如，通过数据线和源极连接)将擦除电压施加到存储器单元的沟道区域以便移除可能存储在存储器单元块的数据存储结构(例如，浮动栅极或电荷陷阱)上的电荷来擦除存储器单元块。在完成擦除操作之前，典型的擦除电压可能是大约20V或更高。

附图说明

图1是根据实施例的与作为电子系统的一部分的处理器通信的存储器的简化框图。

图2A至2B是可以用于参考图1描述的类型的存储器中的存储器单元阵列的各部分的示意图。

图3是可以用于参考图1描述的类型的存储器的串联连接的存储器单元串的横截面视图。

图4A概念性地示出了用于生成相关技术的GIDL电流的电压电平的波形。

图4B概念性地描绘了根据实施例的用于生成GIDL电流的电压电平的波形。

图5是对用于与各种实施例一起使用的斜坡电压电平的描绘。

图6是与各种实施例一起使用的用于生成图5中描绘的类型的斜坡电压电平的电压生成系统的框图。

图7A概念性地描绘了根据另一实施例的用于生成GIDL电流的电压电平的波形。

图7B概念性地描绘了根据进一步实施例的用于生成GIDL电流的电压电平的波形。

图8是根据实施例的操作存储器的方法的流程图。

图9是根据另一实施例的操作存储器的方法的流程图。

图10是根据进一步实施例的操作存储器的方法的流程图。