[发明专利]集成装置的多层布置以及抛光期间保护存储器单元的方法

说明书

一些实施例包含一种形成布置的方法。形成第一层以包含CMOS电路系统。形成第二层以包含组合件，所述组合件具有耦合区的相对侧上的第一组存储器单元及第二组存储器单元。支撑材料邻近于所述第一组所述存储器单元及所述第二组所述存储器单元，且中介材料邻近于所述支撑材料。所述支撑材料具有不同于所述中介材料的组合物。导电互连件延伸穿过所述中介材料。抛光所述组合件的上表面以减小所述组合件的总高度。所述支撑材料在所述抛光期间提供支撑以保护所述存储器单元在所述抛光期间免受侵蚀。所述第二层的所述导电互连件与所述第一层的所述CMOS电路系统耦合。一些实施例包含多层布置。

相关专利数据

本申请案主张2019年5月15日申请的序列号为16/412,622的美国临时专利申请案的优先权及权益，所述申请案的公开内容以引用的方式并入本文中。

技术领域

集成装置的多层布置以及抛光期间保护存储器单元的方法。

背景技术

目前正在努力形成集成装置的多层布置。例如，可在包括驱动器、感测放大器等的层上方形成包括存储器的层。期望开发适合于电耦合上层的组件与下层的组件的结构及开发形成此类结构的方法。

附图说明

图1是组合件在实例实施例的实例过程阶段的示意性横截面侧视图。

图1A是可取代图1中展示的实例存储器单元使用的实例存储器单元的示意性横截面视图。

图2是图1的组合件在图1的过程阶段之后的实例过程阶段的示意性横截面侧视图。

图2A是图2的组合件的区的示意性俯视图。图2的横截面是沿图2A的线2-2。

图3是图1的组合件在图2的过程阶段之后的实例过程阶段的示意性横截面侧视图。

图3A是图3的组合件的区的示意性俯视图。图3的横截面是沿图3A的线3-3。

图4是实例多层配置的示意性横截面侧视图。

图5是组合件在实例实施例的实例过程阶段的示意性横截面侧视图。

图5A是可替代图5的组合件使用的实例组合件的示意性横截面侧视图。

图6是图5的组合件在图5的过程阶段之后的实例过程阶段的示意性横截面侧视图。

图6A是图6的组合件的区的示意性俯视图。图6的横截面是沿图6A的线6-6。

图7是图5的组合件在图6的过程阶段之后的实例过程阶段的示意性横截面侧视图。

图7A是图7的组合件的区的示意性俯视图。图7的横截面是沿图7A的线7-7。

图7B是图7的组合件的区的示意性俯视图，其说明与其它组件隔离的字线及位线。

图8是实例多层配置的示意性横截面侧视图。

图9是实例存储器阵列的示意图。

具体实施方式

一些实施例包含多层架构，其中存储器层在包括CMOS电路系统的层上方，且其中存储器层的组件通过导电互连件与CMOS电路系统电耦合。存储器层内的导电互连件可延伸穿过中介绝缘材料，且可邻近于绝缘支撑材料。中介绝缘材料可包括二氧化硅，且绝缘支撑材料可包括一或多个高介电常数组合物。一些实施例包含通过邻近于存储器单元提供支撑材料而在一或多个抛光工艺期间保护存储器单元的方法。参考图1到9描述实例实施例。