[发明专利]三维存储器件和制作方法

说明书

提供了三维(3D)NAND存储器件和方法。在一个方面中，一种制作方法包括：在衬底之上沉积覆盖层；在覆盖层之上沉积牺牲层；在牺牲层之上沉积层堆叠；形成贯穿层堆叠和牺牲层延伸的沟道层；执行第一外延生长，以在沟道层的接近衬底的侧面部分上沉积第一外延层；去除覆盖层；以及执行第二外延生长，以同时地对第一外延层加厚并且在衬底上沉积第二外延层。所述层堆叠包括交替地堆叠的第一堆叠层和第二堆叠层。

技术领域

本申请涉及半导体技术领域，以及具体涉及三维(3D)半导体存储器件以及其制作方法。

背景技术

对电子消费品、云和大数据的不断增长的需求带来了对更大容量、更高性能的NAND存储器的持续需求。常规的二维(2D)NAND存储器接近其物理极限，现在三维(3D)NAND存储器正在发挥重要作用。3D NAND存储器使用单个芯片中的多个堆叠层来实现更高的密度、更高的容量、更快的性能、更低的功耗以及更好的成本有效性。

在3D NAND存储器件的制作期间，蚀刻出用于栅极线缝隙(GLS)的开口，以及在衬底以上形成腔穴。然后，同时并且分别在腔穴的底表面和侧壁上执行单晶硅和多晶硅的选择性外延生长。由于在底表面上的外延生长比在侧壁上的外延生长更快，因此侧壁上的生长受到影响，并且变得不完整，导致在存储器件的一些地方的多晶硅的不完全填充。

发明内容

在本公开内容的一个方面中，一种用于三维(3D)NAND存储器件的制作方法包括：在衬底之上沉积覆盖层；在覆盖层之上沉积牺牲层；在牺牲层之上沉积层堆叠；形成贯穿层堆叠和牺牲层延伸的沟道层；执行第一外延生长，以在沟道层的接近衬底的侧面部分上沉积第一外延层；去除覆盖层；以及执行第二外延生长，以同时地对第一外延层加厚并且在衬底上沉积第二外延层。所述层堆叠包括交替地堆叠的第一堆叠层和第二堆叠层。

在本公开内容的另一个方面中，另一用于3D NAND存储器件的制作方法包括：在衬底之上沉积牺牲层；在牺牲层之上沉积层堆叠；形成贯穿层堆叠和牺牲层延伸的沟道层；形成遮蔽衬底的覆盖层；执行第一外延生长，以在沟道层的接近衬底的侧面部分上沉积第一外延层；去除覆盖层；以及执行第二外延生长，以同时地对第一外延层加厚并且在衬底上沉积第二外延层。所述层堆叠包括在近似垂直于衬底的方向上交替地堆叠的第一堆叠层和第二堆叠层。

在本公开内容的另一个方面中，一种3D NAND存储器件包括：衬底；处于衬底之上的第一外延层；处于第一外延层之上的层堆叠；贯穿层堆叠延伸的沟道层；处于沟道层的接近衬底的侧面部分上的第二外延层；以及与第二外延层隔开并且包围第二外延层的导电层。所述层堆叠包括在近似垂直于衬底的方向上交替地堆叠的导体层和电介质层。

本领域技术人员可以根据本公开内容的说明书、权利要求和附图来理解本公开内容的其它方面。

附图说明

图1根据本公开内容的实施例示意性地示出了在示例性制作工艺中的三维(3D)存储器件的截面图；

图2和图3根据本公开内容的实施例示意性地示出了图1的3D存储器件在形成沟道孔之后的顶视图和截面图；

图4和图5根据本公开内容的实施例示意性地示出了图2和图3所示的3D存储器件在形成栅极线缝隙(GLS)之后的顶视图和截面图；

图6和图7根据本公开内容的实施例示意性地示出了图4和图5所示的3D存储器件在沉积以及然后选择性地蚀刻GLS间隔体之后的截面图；

图8-12根据本公开内容的实施例示意性地示出了图7中所示的3D存储器件在某些蚀刻步骤之后的截面图；

图13根据本公开内容的实施例示意性地示出了图12所示的3D存储器件在侧壁上进行选择性外延生长之后的截面图；

图14根据本公开内容的实施例示意性地示出了图13的3D存储器件在底表面上对氧化物层进行蚀刻之后的截面图；