[实用新型]一种FinFET集成电路制造工艺中Fin高度的测试结构

说明书

本实用新型涉及一种FinFET集成电路制造工艺中Fin高度的测试结构，包括至少一个基本单元；基本单元包括衬底、待测Fin、待测栅极和隔离层；待测Fin嵌于隔离层中；隔离层平辅在衬底上表面，其厚度为极板距离；待测栅极置于隔离层上表面，所述衬底、隔离层与待测栅极形成平行板电容器结构。本实用新型的一种FinFET集成电路制造工艺中Fin高度的测试结构，结构设计简单，易于制造，可以简单有效地监控FinFET制造工艺过程中Fin的高度，对制造工艺的稳定性监控起到了非常重要的作用。

技术领域

本实用新型属于半导体制造领域，涉及一种测试结构，特别是一种FinFET集成电路制造工艺中Fin高度的测试结构。

背景技术

随着集成电路(IC)工艺的持续发展，当特征尺寸小于22nm时，传统平面晶体管面临短沟道效应显著增大，漏电急剧增加，迁移率降低等难题。在这种情况下，各种新结构、新材料的新型器件应运而生，最先进的IC工艺采用FinFET代替传统的平面MOSFET，因为它们具有出色的抗短沟道效应，减少了亚阈值漏电流，并且可以降低工艺变化对器件性能的影响。FinFET为立体三维结构，充分利用了空间优势，可以在立体栅的多个侧面多方位控制沟道的开启与判断，其栅极是鱼鳍状的3D立体架构。FinFET由于其立体三维结构，相同的有效沟道宽度，FinFET的源漏极面积比平面MOSFET的源漏极面积更小，因而晶体管之间可以更加紧密地连接在一起，相同面积的芯片上可以放置更多的FinFET晶体管，FinFET晶体管密度相比传统平面MOSFET提高了21％。FinFET工艺不仅提高了集成电路的集成度，而且性能也得到了很大地提升。

虽然FinFET器件是22nm以下工艺最好的选择，但由于本质是在纳米级别上制造，所以面临着诸多挑战，工艺控制变得更加复杂。在FinFET制造过程中必须保证鳍片(Fin)的宽度和高度必须保持一致，否则便会对器件的门限电压等性能参数造成影响，导致电路中各个晶体管的性能参数彼此差异过大。因此监测FinFET的制程工艺中Fin的宽度与高度情况，可以有效指导FinFET生产工艺，并大大提高器件的性能。

Fin高度与短沟槽隔离(Shallow Trench Isolation,STI)区氧化物凹槽深度直接相关，影响深度的因素很多，如：STI氧化物填充工艺、STI-CMP、Fin密度、Fin氧化物凹槽等，晶圆上Fin高度的变化会导致硅片内部Idsat均匀性变差。目前Fin高度的量测主要采用光学临界尺寸(OCD)量测或通过TEM切片来监控，其中，OCD技术的测量精度高度依赖于光学硬件结构、光谱类型以及入射光与具有不同拓扑结构的各种材料之间固有的相互作用，而且OCD只能量测特定的结构，同时OCD lib的建立也比较麻烦；TEM切片方法只能定期例如一周监测一个样品，同时具有监测费用较高、样品量小、代表性差等缺点。

因此需要寻找一种更快速方便的监测方法对Fin高度进行量测，以达到精确快速指导FinFET生产工艺的目的。

实用新型内容

本实用新型的目的在于提供一种FinFET集成电路制造工艺中Fin高度的测试结构，用于监控FinFET生产中工艺的Fin高度。

为达到上述实用新型的目的，一种FinFET集成电路制造工艺中Fin高度的测试结构，包括至少一个基本单元；所述基本单元包括衬底、待测Fin、待测栅极和隔离层；所述待测Fin 嵌于隔离层中；所述隔离层平辅在衬底上表面，其厚度为极板距离；所述待测栅极置于隔离层上表面；所述衬底、隔离层与待测栅极形成平行板电容器结构。本申请通过形成的电容器结构作为测试结构，可以更加方便的对Fin高度进行监控或量测，达到精确快速指导FinFET 生产工艺的目的。

所述基本单元可以包括连接结构，所述连接结构与待测Fin和/或待测栅极相连，方便连通测试。所述连接结构的线宽和长度要求可以根据实际工艺需要调整，一般可以满足10～100 0nm范围。