[发明专利]具有栅极保护二极管的MOS晶体管

说明书

本发明公开了一种具有栅极保护二极管的MOS晶体管，MOS晶体管的导电沟道的载流子类型为第一导电类型，栅极保护二极管的第二导电类型掺杂区和MOS晶体管的源区连接，栅极保护二极管的第一导电类型掺杂区和MOS晶体管的栅极结构之间通过第一开关连接；当MOS晶体管的栅源电压使MOS晶体管导通时，第一开关也导通，栅极保护二极管为MOS晶体管的栅极结构的等离子体电荷提供泄放路径；当MOS晶体管的栅源电压使MOS晶体管截止时，第一开关防止栅极保护二极管产生正偏。本发明能防止栅极保护二极管产生正偏，从能消除在CMOS制造过程中的等离子体损伤带来的等离子体电荷在栅极结构中的积累的同时能精确测量GIDL和栅极漏电流，能提高SPICE模型精确性。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种具有栅极保护二极管的MOS晶体管。

背景技术

在CMOS工艺中，等离子体增强化学气相沉积(PECVD)、反应离子刻蚀(RIE)等需要采用等离子体(plasma)的工艺中产生的等离子体会在制造MOS器件过程中留在栅极结构如栅极结构的多晶硅栅上。多晶硅栅上残留的等离子体电荷会影响器件的性能，现有技术中往往采用栅极保护二极管来消除等离子体损伤带来的等离子体电荷。通过栅极保护二极管提供一条供等离子体电荷泄放通路。如图1所示，是现有具有栅极保护二极管的MOS晶体管的电路图；以MOS晶体管为NMOS为例，包括：

NMOS101，包括源区、漏区和栅极结构；源区和漏区都为N型掺杂区且分别会通过金属互连结构连接到由金属层组成的源极和漏极；栅极结构通常由栅介质层如栅氧化层和多晶硅栅叠加而成，多晶硅栅最会会通过金属互连结构连接到由金属层组成的栅极。NMOS101在电路中的连接结构为源极接地GND，漏极接电源电压Vdd。

栅极保护二极管102，包括由N型掺杂区和P型掺杂区组成的PN结，P型掺杂区为正电极掺杂区并会连接正电极，N型掺杂区为负电极掺杂区并会连接负电极。图1中，栅极保护二极管102的正电极接地，负电极连接NMOS101的栅极。

由图1所示可知，栅极保护二极管102会提供一条标记103所示的箭头线对应的等离子体电荷泄放通路。

但是，栅极保护二极管102虽然在NMOS101正常导通时为反偏，从而不会导通；但是NMOS101有时也需要在截止时进行漏电测试，例如栅引导漏极泄露电流(gate induceddrain leakage，GIDL)和栅极漏电流(Igate)的测试。这时，NMOS101的栅源电压会为负值，而栅极保护二极管102的正负电极电压等于栅源电压，栅源电压为负值时会使栅极保护二极管102产生正偏，正偏会使栅极保护二极管102导通，从而会影响NMOS101的测试电流。如图2A所示，是图1所示的现有MOS晶体管的GIDL漏电测试曲线；标记104对应的区域内，栅源电压即Vgs达-0.6V以下即绝对值大于0.6V，这时栅极保护二极管102会导通，从而使得GIDL增加，出现异常。

如图2B所示，是图1所示的现有MOS晶体管的栅极漏电测试曲线；标记105对应的区域内，Vgs具有较大的负电压，这时栅极保护二极管102会导通，从会使Igate增加。

图2A和图2B的测试结果显然和NMOS101实际漏电性能不符。

发明内容

本发明所要解决的技术问题是提供一种具有栅极保护二极管的MOS晶体管，能防止栅极保护二极管正偏。

为解决上述技术问题，本发明提供的具有栅极保护二极管的MOS晶体管的导电沟道的载流子类型为第一导电类型，MOS晶体管的源区和漏区都具有第一导电类型掺杂。

栅极保护二极管的第二导电类型掺杂区和所述MOS晶体管的源区连接。

所述栅极保护二极管的第一导电类型掺杂区和所述MOS晶体管的栅极结构之间通过第一开关连接。