[发明专利]存储器器件、随机数发生器及其操作方法

说明书

一种存储器器件包括多个位线、多个字线和存储器单元阵列，该存储器单元阵列包括耦合到位线和字线的多个位单元。位单元中的每一个配置为在位线上呈现初始逻辑状态。电源端子耦合到存储器单元阵列。控制器耦合到字线和位线，并且配置为在RNG阶段期间将位线预充电到低于第一电压电平的第二电压电平，并且确定多个位单元的初始逻辑状态以生成随机数。第一电压电平是用于在SRAM阶段期间操作存储器单元阵列的电压电平。本发明的实施例还涉及随机数发生器及其操作方法。

技术领域

本发明的实施例涉及存储器器件、随机数发生器及其操作方法。

背景技术

随机数发生器(RNG)是一种生成只有随机概率能最合理地预测的数字或符号序列的器件。由于RNG对于潜在的攻击者来说不可预测，所以其广泛用于安全应用中。可以由真随机(即，非确定性)物理源或由确定性算法来生成由RNG生成的这些随机数。通用的RNG架构可以组合这两种类型的RNG(即，非确定性RNG和确定性RNG)。具体而言，非确定性RNG用于提供非确定性种子，该非确定性种子用作生成更大量的伪随机比特的确定性随机比特发生器(DRBG)算法的输入。

发明内容

根据本发明实施例的一个方面，提供了一种存储器器件，包括：多个位线；多个字线；存储器单元阵列，包括耦合到位线和字线的多个位单元，位单元中的每一个配置为在位线上呈现初始逻辑状态；电源端子，耦合到存储器单元阵列；以及控制器，耦合到字线和位线，控制器配置为：在RNG阶段期间，将位线预充电到低于第一电压电平的第二电压电平，并且确定多个位单元的初始逻辑状态以生成随机数，第一电压电平是用于在SRAM阶段期间操作存储器单元阵列的电压电平。

根据本发明实施例的另一个方面，提供了一种随机数发生器(RNG)，包括：存储器单元阵列，具有耦合到多个位线和多个字线的多个位单元，每个位单元包括多个晶体管并且配置为当RNG加电时呈现初始逻辑状态并且在位线上输出初始逻辑状态；电源端子，耦合到存储器单元阵列并且配置为将第一电压电平提供到存储器单元阵列；输入端子，配置为接收关断信号；头部开关，连接在电源端子和存储器单元阵列之间，头部开关响应于关断信号；字线驱动器，耦合到单元阵列，单元阵列配置为将字线信号输出到存储器单元阵列；以及延迟电路，连接在输入端子和字线驱动器之间，并且配置为响应于关断信号延迟字线信号到字线驱动器的输出，使得在字线信号被存储器阵列接收之前由头部开关接收关断信号。

根据本发明实施例的又一个方面，提供了一种操作随机数发生器的方法，包括：接收关断信号；响应于关断信号，将第一电压电平施加到存储器阵列，存储器单元阵列具有耦合到多个位线和多个字线的多个位单元；在随机数发生器(RNG)阶段期间将位线预充电到低于第一电压电平的第二电压电平；在RNG阶段期间发起字线假信号；以及在RNG阶段期间确定位单元的初始状态。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的SRAM RNG的实例的框图。

图2A是根据一些实施例的SRAM器件的实例的框图。

图2B是说明根据一些实施例的可用于图2A的SRAM器件中的位单元的实例的电路图。

图3A和图3B是示出根据一些实施例的当访问单元时的示例性SRAM单元行为的示意图。

图4A和图4B示出根据一些实施例的SRAM加电行为的实例。

图5是根据一些实施例的SRAM加电RNG的实例的框图。

图6是根据一些实施例的SRAM加电RNG的实例的时序图。

图7A-图7C示出了根据一些实施例的SRAM加电RNG的随机性与循环时间之间的示例性关系。