[发明专利]存储器器件、随机数发生器及其操作方法在审
申请号: | 202011635161.X | 申请日: | 2020-12-31 |
公开(公告)号: | CN113176872A | 公开(公告)日: | 2021-07-27 |
发明(设计)人: | 蔡睿哲;杨振麟;许育豪;吕士濂 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G06F7/58 | 分类号: | G06F7/58;G06N7/00 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 器件 随机数 发生器 及其 操作方法 | ||
1.一种存储器器件,包括:
多个位线;
多个字线;
存储器单元阵列,包括耦合到所述位线和所述字线的多个位单元,所述位单元中的每一个配置为在所述位线上呈现初始逻辑状态;
电源端子,耦合到所述存储器单元阵列;以及
控制器,耦合到所述字线和所述位线,所述控制器配置为:
在随机数发生器阶段期间,将所述位线预充电到低于第一电压电平的第二电压电平,并且确定所述多个位单元的所述初始逻辑状态以生成随机数,所述第一电压电平是用于在SRAM阶段期间操作所述存储器单元阵列的电压电平。
2.根据权利要求1所述的存储器器件,包括:
地址解码器,配置为输出存储器地址信号;
字线驱动器,配置为接收所述存储器地址信号并输出字线信号;
输入端子,配置为接收关断信号;以及
头部开关,连接在所述第一电压电平与所述存储器单元阵列之间,其中,所述头部开关配置为响应于所述关断信号的第一状态而关断。
3.根据权利要求2所述的存储器器件,包括:
泄漏晶体管,连接在所述头部开关和接地电压电平之间,其中,所述泄漏晶体管配置为响应于所述关断信号的所述第一状态而被接通。
4.根据权利要求2所述的存储器器件,包括:
第一延迟电路,耦合到所述输入端子并且配置为将所述关断信号延迟第一延迟周期;以及
第一箝位晶体管,耦合到所述第一延迟电路并且配置为响应于延迟所述第一延迟周期的所述关断信号而将所述存储器地址信号拉至所述接地电压电平。
5.根据权利要求4所述的存储器器件,包括:
第二箝位晶体管,配置为响应于所述关断信号而将所述字线信号拉至所述接地电压电平。
6.根据权利要求5所述的存储器器件,还包括第二延迟电路,所述第二延迟电路耦合到所述输入端子并且配置为将所述关断信号延迟第二延迟周期;以及
其中,所述第二箝位开关配置为响应于延迟所述第二延迟周期的所述延迟关断信号而将所述字线信号拉至所述接地电压电平。
7.根据权利要求6所述的存储器器件,其中,所述第一延迟周期不同于所述第二延迟周期。
8.根据权利要求2所述的存储器器件,其中,所述控制器配置为在接收到所述关断信号之前以预定数量的循环对所述存储器单元阵列进行加电和断电。
9.一种随机数发生器,包括:
存储器单元阵列,具有耦合到多个位线和多个字线的多个位单元,每个所述位单元包括多个晶体管并且配置为当所述随机数发生器加电时呈现初始逻辑状态并且在所述位线上输出所述初始逻辑状态;
电源端子,耦合到所述存储器单元阵列并且配置为将第一电压电平提供到所述存储器单元阵列;
输入端子,配置为接收关断信号;
头部开关,连接在所述电源端子和所述存储器单元阵列之间,所述头部开关响应于所述关断信号;
字线驱动器,耦合到所述单元阵列,所述单元阵列配置为将字线信号输出到所述存储器单元阵列;以及
延迟电路,连接在所述输入端子和所述字线驱动器之间,并且配置为响应于所述关断信号延迟所述字线信号到所述字线驱动器的输出,使得在所述字线信号被存储器阵列接收之前由所述头部开关接收所述关断信号。
10.一种操作随机数发生器的方法,包括:
接收关断信号;
响应于所述关断信号,将第一电压电平施加到存储器阵列,所述存储器单元阵列具有耦合到多个位线和多个字线的多个位单元;
在随机数发生器阶段期间将所述位线预充电到低于所述第一电压电平的第二电压电平;
在所述随机数发生器阶段期间发起字线假信号;以及
在所述随机数发生器阶段期间确定位单元的初始状态。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011635161.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:自行车轮辋、自行车车轮及自行车
- 下一篇:一种食品加工检测装置