[发明专利]集成电路芯片以及用于形成集成电路芯片的方法

说明书

本申请的各种实施例针对包括前段制程(FEOL)衬底上半导体贯通孔(TSV)的集成电路(IC)芯片以及用于形成该IC芯片的方法。在一些实施例中，半导体层位于衬底上。半导体层可以例如是或包括III‑V族半导体和/或一些其他合适的半导体。半导体器件位于半导体层上，并且FEOL层位于半导体器件上。FEOLTSV在IC芯片的外围处延伸穿过FEOL层和半导体层至衬底。金属间介电(IMD)层位于FEOLTSV和FEOL层上，并且引线和通孔的交替堆叠件位于IMD层中。

技术领域

本申请的实施例涉及集成电路芯片以及用于形成集成电路芯片的方法。

背景技术

在过去的几十年中，基于硅的半导体器件一直是标准。然而，基于替代材料的半导体器件由于其优于基于硅的半导体器件的优点而受到越来越多的关注。例如，与基于硅的半导体器件相比，由于高电子迁移率和宽带隙，基于氮化镓(例如，GaN)和其他III-V族半导体材料的半导体器件受到了越来越多的关注。如此高的电子迁移率和宽带隙允许改进的性能和高温应用。

发明内容

根据本申请的一个实施例，提供了一种集成电路(IC)芯片，包括：衬底；半导体层，位于衬底上；前段制程(FEOL)层，位于半导体层上；贯通孔，在IC芯片的外围处延伸贯穿FEOL层和半导体层至衬底；以及引线和通孔的交替堆叠件，位于贯通孔上方。

根据本申请的另一个实施例，提供了一种集成电路(IC)芯片，包括：衬底；半导体层，位于衬底上；半导体器件，位于半导体层上；互连结构，位于半导体器件上；接触件，从互连结构延伸至半导体器件；以及贯通孔，延伸穿过半导体层至衬底，并且具有与接触件的顶面大约平齐或相对于接触件的顶面凹陷的顶面。

根据本申请的又一个实施例，提供了一种用于形成集成电路(IC)芯片的方法，方法包括：在衬底上方沉积半导体层；在半导体层上形成半导体器件；在半导体器件上方形成前段制程(FEOL)层；图案化FEOL层和半导体层以在IC芯片的外围处形成延伸穿过FEOL层和半导体层至衬底的沟槽；用电介质和/或导电材料填充沟槽以形成贯通孔；以及在贯通孔和FEOL层上方形成金属间介电(IMD)层，同时在IMD层中形成引线和通孔的交替堆叠件。

本申请的实施例提供了前段制程(FEOL)衬底上半导体贯通孔(TSV)。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比率绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1示出包括通过前段制程(FEOL)衬底上半导体贯通孔(TSV)的集成电路(IC)芯片的一些实施例的截面图。

图2示出图1的FEOL TSV的一些实施例的顶部布局视图。

图3A-图3E示出图1的IC芯片的一些不同的替代实施例的截面图。

图4示出其中FEOL TSV围绕IC芯片的内部区域的图1的IC芯片的一些实施例的放大截面图。

图5示出其中FEOL TSV提供与衬底的电耦合的图1的IC芯片的一些替代实施例的截面图。

图6示出图5的FEOL TSV的一些实施例的顶部布局视图。

图7A-图7C示出图5的IC芯片的一些不同的替代实施例的截面图。

图8示出其中FEOL TSV位于IC芯片的内部区域的单侧上的图5的IC芯片的一些实施例的放大截面图。

图9-图15示出用于形成包括FEOL TSV的IC芯片的方法的一些实施例的一系列截面图。

图16示出图9-图15的方法的一些实施例的框图。

图17和图18分别示出图12和图13中的IC芯片的一些替代实施例。