[发明专利]执行编程操作的方法及相关的存储器件

说明书

公开了一种对三维(3D)NAND存储器件执行编程操作的方法。该方法使得能够去除在预充电阶段期间在3D NAND存储器件的未选定串的中间虚设存储单元的储存区域中俘获的残余电子，从而减小对与未选定串相邻的选定串的编程干扰。

本申请是申请日为2019年11月13日、申请号201980003400.9、发明名称为“执行编程操作的方法及相关的存储器件”的发明专利的分案申请。

技术领域

本发明涉及一种执行编程操作的方法，并且更具体而言，涉及一种对三维(3D)NAND存储器件执行编程操作的方法。

背景技术

半导体存储器广泛用于各种电子设备中，例如蜂窝电话、数码相机、个人数字助理、医疗电子设备、移动计算设备和非移动计算设备。非易失性存储器允许存储和保留信息。非易失性存储器的示例包括闪存(例如，NAND型和NOR型闪存)和电可擦除可编程只读存储器(电可擦除可编程只读存储器，EEPROM)。

一些NAND架构中的存储单元具有电荷储存区域，该电荷储存区域保持电荷以便对存储单元进行编程。电荷储存区域的一个示例是浮栅。当对EEPROM或闪存器件(诸如NAND闪存器件)进行编程时，通常将编程电压施加到控制栅极(或选定字线)，并且将位线接地。来自沟道的电子被注入到电荷储存区域中。当电子积累在电荷储存区域中时，电荷储存区域变为带负电荷，并且存储单元的阈值电压升高，使得存储单元处于被编程状态。

申请人注意到，在预充电阶段期间，在未选定串的虚设单元(dummy cells)的储存区域中可能俘获残余电子，从而导致对与未选定串相邻的选定串的选定存储单元的编程干扰。例如，在升压/编程阶段期间，在未选定串中俘获的残余电子可能降低与选定串的选定存储单元相对应的沟道电位，从而引起编程干扰。

因此，需要提供一种减少编程干扰的方法和存储器件。

发明内容

因此，本发明的目的是提供一种用于减少编程干扰的方法和相关的存储器件。

本发明公开了一种对三维(3D)NAND存储器件执行编程操作的方法。该方法包括：在编程操作的预充电阶段期间，导通3D NAND存储器件的未选定串的沟道的第一部分，其中，第一部分垂直位于未选定串的选定存储单元下方，并且位于未选定串的多个虚设单元上方；在预充电阶段期间，在未选定串的沟道的第一部分已经关断之后，导通未选定串的沟道的第二部分，其中，第二部分垂直位于选定存储单元和第一部分的上方；以及在编程操作的升压阶段期间，当第一部分和第二部分被导通时，关断未选定串的沟道的第三部分，其中，第三部分垂直位于第二部分下方和第一部分与选定存储单元上方。

本发明还公开了一种三维(3D)NAND存储器件，其包括：多条位线；多条字线；存储器阵列，其包括多个串；字线驱动器，其耦合到存储器阵列，并被配置为根据多个控制信号来生成施加到存储器阵列的多条字线上的多个电压；控制电路，被配置为根据执行编程操作的过程来生成多个控制信号。该过程包括对3D NAND存储器件执行编程操作的方法的步骤。

在阅读了以下在各个附图和图中示出的优选实施例的详细说明之后，本发明的这些和其他目的对于本领域的普通技术人员无疑将变得显而易见。

附图说明

图1示出了残留在与选定串相邻的未选定串的沟道中的残余电子。

图2是对图1中的串的编程操作的信号图。

图3示出了根据本发明实施例的残留在与选定串相邻的未选定串的沟道中的残余电子的运动。

图4是对图3中的串的编程操作的信号图。

图5是根据本发明实施例的存储器件的功能框图。

图6是根据本发明实施例的对图3中的串的编程操作的过程的流程图。

具体实施方式