[发明专利]执行编程操作的方法及相关的存储器件

权利要求书

1.一种对三维(3D)NAND存储器件执行编程操作的方法，包括：

在所述编程操作的预充电阶段期间，向所述三维NAND存储器件的多条第一字线施加第一电压，其中，所述多条第一字线垂直位于选定字线下方及虚设字线上方；

在所述预充电阶段期间，向所述三维NAND存储器件的第二相邻字线施加第二电压，其中，所述第二相邻字线垂直位于所述多条第一字线和所述选定字线上方；

在所述编程操作的升压阶段期间，向所述第二相邻字线和所述多条第一字线施加所述第二电压，并且向所述三维NAND存储器件的第一相邻字线施加第三电压，其中，所述第一相邻字线垂直位于所述第二相邻字线下方和所述选定字线、所述多条第一字线和所述虚设字线上方；以及

将编程电压施加到所述选定字线。

2.根据权利要求1所述的方法，其中，在所述编程操作的所述预充电阶段期间，向所述三维NAND存储器件的多条第一字线施加第一电压包括：

当所述预充电阶段开始时，将所述多条第一字线的电压从零伏增大；

从第一时间到第二时间向所述多条第一字线施加所述第一电压；以及

将所述多条第一字线的电压从所述第二时间处的所述第一电压减小到第三时间处的零伏，直至所述预充电阶段结束。

3.根据权利要求2所述的方法，还包括：

当所述预充电阶段结束时，从所述第三时间到第七时间向所述多条字线施加零伏；

将所述多条字线的电压从所述第七时间处的零伏增大到第八时间处的所述第二电压；

从所述第八时间到第十一时间向所述多条第一字线施加所述第二电压；以及

将所述多条字线的电压从所述第十一时间处的所述第二电压减小到第十二时间处的零伏；

其中，所述升压阶段在所述第七时间处开始，并在所述第十二时间处结束。

4.根据权利要求1所述的方法，其中，在所述预充电阶段期间，向所述三维NAND存储器件的所述第二相邻字线施加所述第二电压包括：

将所述第二相邻字线的电压从第四时间处的零伏增大到第五时间处的所述第二电压；以及

从所述第五时间到第七时间向所述第二相邻字线施加所述第二电压；

其中，在所述第七时间处所述预充电阶段结束而所述升压阶段开始。

5.根据权利要求4所述的方法，其中，在所述升压阶段期间，所述方法还包括：

从所述第七时间到第十一时间向所述第二相邻字线施加所述第二电压；以及

将所述第二相邻字线的电压从所述第十一时间处的所述第二电压减小到第十二时间处的零伏；

其中，所述升压阶段在所述第十二时间处结束。

6.根据权利要求1所述的方法，其中，向所述三维NAND存储器件的所述第一相邻字线施加所述第三电压包括：

在所述预充电阶段期间向所述第一相邻字线施加零伏；

将第一相邻字线的电压从第七时间处的零伏增大到第八时间处的第三电压；

从所述第八时间到第十一时间向所述第一相邻字线施加所述第三电压；以及

将所述第一相邻字线的电压从所述第十一时间处的所述第三电压减小到第十二时间处的零伏；

其中，第一相邻存储单元垂直位于选定存储单元上方及未选定串的第二相邻存储单元下方；

其中，所述第三电压小于施加到选定字线、第一部分和第二部分的所述第二电压，并且所述第三电压弱关断所述第一相邻存储单元以关断所述未选定串的沟道的第三部分。

7.根据权利要求1所述的方法，还包括：

在所述预充电阶段期间，从第一时间到第六时间向所述三维NAND存储器件的未选定串的位线施加第四电压；

在所述预充电阶段期间，将所述未选定串的位线的电压从所述第六时间处的所述第四电压减小到第七时间处的零伏；以及

在所述升压阶段期间，从第七时间到第十二时间向所述未选定串的位线施加零伏；

其中，在所述第七时间处所述预充电阶段结束而所述升压阶段开始，而在所述第十二时间处所述升压阶段结束。