[发明专利]存储器单元、存储器阵列、SRAM器件及其方法

说明书

SRAM包括多个存储器单元，每个存储器单元包括数据存储单元；数据I/O控件，用于将数据输入到数据线(BL)以及从数据线(BL)输出数据；以及多个存取控件，分别连接到至少两个存取控制线(WL)并且用于启用和禁用来自至少两个WL(WX和WY)的数据输入和输出。存取控件配置为仅当两个WL处于其相应的状态时允许数据输入。一种写入SRAM单元组的方法包括：经由第一WL向单元发送第一写入启用信号，向相应的单元发送相应的第二写入启用信号的组，以及对于每个单元，如果第一写入启用信号和相应的第二写入启用信号中的任何一个处于禁用状态，则防止将数据写入单元。本发明的实施例还涉及存储器单元、存储器阵列、SRAM器件及其方法。

技术领域

本发明的实施例涉及存储器单元、存储器阵列、SRAM器件及其方法。

背景技术

本公开总体上涉及半导体存储器单元，诸如静态随机存取存储器(“SRAM”)单元以及这种单元的阵列。半导体存储器是在基于半导体的集成电路上实施的电子数据存储器件。半导体存储器采用许多不同的类型和技术制造。半导体存储器的存取时间比许多其他类型的数据存储技术要快得多。例如，一个字节的数据通常可以在几纳秒内写入半导体存储器或从半导体存储器中读取，而诸如硬盘的旋转存储的存取时间在毫秒范围内。由于这些原因等，除其他用途外，半导体存储器用作计算机存储器的主要存储器以保存计算机正在处理的数据。

发明内容

本发明的实施例提供了一种存储器单元，包括：数据存储器，具有输入和输出，并且用于在输出处将输出信号保持在与输入处的输入信号的状态相对应的状态；以及存取控件，用于向数据存储器输入和从数据存储器输出数据，存取控件包括：读取存取控件，用于从读取存取控制线接收在至少一个读取启用状态和至少一个读取禁用状态之间可选择的读取存取控制信号，并且当读取访问控制信号处于读取启用状态时输出与数据存储器的输出处的输出信号相对应的读取信号线的信号；第一写入存取控件，用于从第一写入存取控制线接收在至少一个写入启用状态和至少一个写入禁用状态之间可选择的第一写入存取控制信号；和第二写入存取控件，用于从第二写入存取控制线接收在至少一个写入启用状态与至少一个写入禁止状态之间可选择的第二写入存取控制信号，第一写入存取控件和第二写入存取控件协作地用于仅当第一写入存取控制信号和第二写入存取控制信号均处于其相应的写入启用状态时，允许将来自写入信号线的数据信号写入到数据存储器的输入。

本发明的另一实施例提供了一种存储器阵列，包括多个上述的存储器单元，多个存储器单元以多行和多列的阵列布置，其中，用于相应的多个存储器单元的第一写入存取控制线以在第一方向上延伸的线性阵列布置，用于相应的多个存储器单元的第一写入存取控件用于沿着第一方向以连续顺序接收相应的第一写入存取控制信号，以及多个存储器单元在第一方向上以交替的行排序。

本发明的又一实施例提供了一种静态随机存取存储器(SRAM)器件，包括：多个SRAM单元，以成多行和多列布置；多个第一写入存取控制线，分别用于向每行中的存储器单元传输至少在启用状态和禁用状态之间可选择的第一写入存取控制信号；多个第二写入存取控制线，分别用于向每列中的存储器单元传输至少在启用状态和禁用状态之间可选择的第二写入存取控制信号；以及多个读取存取控制线，分别用于向每行中的存储器单元传输至少在启用状态和禁用状态之间可选择的读取存取控制信号；SRAM器件中的多个存储器单元中的每个包括数据存储器和用于接收第一写入存取控制信号和第二写入存取控制信号的写入存取控件，并且，仅当接收的第一写入存取信号和第二写入存取信号处于其相应的启用状态时允许将数据写入到数据存储器中。