[发明专利]一种芯片版图及芯片

说明书

本发明公开了一种芯片版图及芯片，在图形密度小于预设值的第一区域内设置有防静电保护模块，一方面，防静电保护模块可以增加第一区域的密度，使得第一区域的密度满足区域密度要求，从而满足制造生产工艺的需要；另一方面，防静电保护模块可以提高抵抗静电冲击的能力，快速地将静电释放掉，避免静电在芯片上的大量聚集，从而可以提高芯片的防静电能力。

技术领域

本发明涉及集成电路技术领域，尤指一种芯片版图及芯片。

背景技术

芯片在生产过程中，需要执行刻蚀抛光等工艺步骤，这些工艺步骤对于生产材料的密度要求非常严格，尤其是CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺中通用的有源区层、多晶层、金属层、通孔层这4种类型，工艺越先进，区域密度的要求也越严苛。

并且，随着工艺越来越先进，单颗芯片上可以容纳的晶体管的数量越来越多，导致单个晶体管的面积就越来越小，进而导致芯片抵抗静电冲击的能力也越来越弱。

那么，如何在满足芯片制造工艺中密度要求的基础上，提高芯片的防静电能力，是本领域技术人员亟待解决的技术问题。

发明内容

本发明实施例提供了一种芯片版图及芯片，用以在满足芯片制造工艺中密度要求的基础上，提高芯片的防静电能力。

第一方面，本发明实施例提供了一种芯片版图，包括：至少一个工艺层；

至少部分所述工艺层包括图形密度小于预设值的第一区域，所述第一区域内设置有防静电保护模块。

可选地，在本发明实施例中，所述防静电保护模块包括：钳位电路。

可选地，在本发明实施例中，所述防静电保护模块具有第一端和第二端，所述第一端与电源线连接，所述第二端接地。

可选地，在本发明实施例中，每个所述第一区域中设置有至少一个所述防静电保护模块。

可选地，在本发明实施例中，所述防静电保护模块占据的区域面积小于或等于所述第一区域的面积。

可选地，在本发明实施例中，所述防静电保护模块占据的区域外轮廓形状与所述第一区域的形状相同。

可选地，在本发明实施例中，所述第一区域包括第二区域，所述第二区域的图形密度小于所述预设值，所述第二区域内设置有补充模块；其中所述补充模块包括：去耦电容或浮空的虚拟块。

可选地，在本发明实施例中，所述第二区域包括高频电路子区，所述高频电路子区内设置的所述补充模块为所述去耦电容。

可选地，在本发明实施例中，所述去耦电容的第一端与参考电压信号线连接，第二端接地。

第二方面，本发明实施例提供了一种芯片，根据如本发明实施例提供的上述芯片版图制作。

本发明有益效果如下：

本发明实施例提供的一种芯片版图及芯片，在图形密度小于预设值的第一区域内设置有防静电保护模块，一方面，防静电保护模块可以增加第一区域的密度，使得第一区域的密度满足区域密度要求，从而满足制造生产工艺的需要；另一方面，防静电保护模块可以提高抵抗静电冲击的能力，快速地将静电释放掉，避免静电在芯片上的大量聚集，从而可以提高芯片的防静电能力。

附图说明

图1为本发明实施例中提供的一种芯片版图的结构示意图；

图2为本发明实施例中提供的去耦电容的结构示意图。

具体实施方式