[发明专利]脉冲信号产生电路和产生方法、存储器

说明书

本发明提供一种脉冲信号产生电路和产生方法、存储器。脉冲信号产生电路包括时钟分频单元、延时电路和选择单元，时钟分频单元被配置为将时钟信号分频，以生成时钟分频信号；延时电路被配置为基于时钟分频信号生成延时信号；选择单元被配置为同时接收时钟分频信号和延时信号，根据预设条件进行选择以生成脉冲信号。本发明生成的脉冲信号的有效电平宽度可同时基于外部时钟周期的倍数以及延迟时间控制，且脉冲信号周期是以时钟信号的周期为基础建立。在脉冲信号周期和宽度都能满足需求的前提下，本发明的脉冲信号的有效电平宽度更可控，使得存储器具有良好的存取性能。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种脉冲信号产生电路和产生方法，以及包含该脉冲信号产生电路的存储器。

背景技术

以DRAM(Dynamic Random Access Memory，即动态随机存取存储器)为例，存储器在执行存取动作时，需要产生一系列的控制信号，该控制信号通常为具有一定宽度的脉冲信号。

控制脉冲信号的有效电平宽度严重影响存储器的性能，宽度过宽可能会导致存储器存取速度下降，宽度过窄可能会导致内部操作未完成，因此需要合理控制脉冲信号的有效电平宽度，来保证存储器良好的存取性能。然而对于性能要求越来越高、尺寸越来越小的存储器来说，现有的脉冲信号产生电路已经难以满足需求。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一种脉冲信号产生电路和产生方法、存储器，解决现有技术存在的一种或多种问题。

根据本发明的第一个方面，提供一种脉冲信号产生电路，包括：

时钟分频单元，所述时钟分频单元的输入端接收时钟信号，所述时钟分频单元被配置为将所述时钟信号分频，以生成时钟分频信号；

延时单元，所述延时单元的输入端连接所述时钟分频单元的输出端，所述延时单元被配置为基于所述时钟分频信号生成延时信号；

选择单元，所述选择单元的输入端分别连接所述时钟分频单元的输出端和所述延时单元的输出端，所述选择单元被配置为同时接收所述时钟分频信号和延时信号，根据预设条件进行选择，以生成所述脉冲信号。

在本发明的一种示例性实施例中，所述预设条件为：选择所述时钟分频信号和延时信号的上升沿中较晚的上升沿作为所述脉冲信号的上升沿，选择所述时钟分频信号和延时信号的下降沿中较早的下降沿作为所述脉冲信号的下降沿。

在本发明的一种示例性实施例中，所述延时单元包括：

置位电路，所述置位电路的输入端连接所述时钟分频单元的输出端，所述置位电路被配置为在接收到所述时钟分频信号的上升沿时输出置位脉冲；

触发器，所述触发器的输入端连接所述置位电路的输出端，所述触发器的输出端为所述延时单元的输出端，所述触发器被配置为在接收到所述置位脉冲时输出触发电平；

延时电路，所述延时电路的输入端连接所述触发器的输出端，所述延时电路被配置为对所述触发电平进行延时并输出；

复位电路，所述复位电路的输入端连接所述延时电路的输出端，所述复位电路的输出端连接所述触发器的输入端，所述复位电路被配置为为在接收到延时后的所述触发电平的上升沿时输出复位脉冲。

在本发明的一种示例性实施例中，所述延时电路为固定延时电路。

在本发明的一种示例性实施例中，所述触发器为复位置位触发器。

在本发明的一种示例性实施例中，所述选择单元包括与门，所述与门的第一输入端连接所述时钟分频单元的输出端，所述与门的第二输入端连接所述触发器的输出端。