[发明专利]改善寄生沟道效应的NS-FET及其制备方法

说明书

本公开提供一种改善寄生沟道效应的NS‑FET制备方法，包括：操作S1：在衬底上生长外延层并在外延层上制备掩膜；操作S2：对应所述掩膜刻蚀部分衬底形成鳍条部，刻蚀整个外延层形成沟道部；操作S3：在所述鳍条部的两侧台面区填充隔离材料形成隔离区；操作S4：制备侧墙包裹所述沟道部；操作S5：去除部分所述隔离材料并刻蚀窄化裸露出的鳍条部生成鳍条，去除所述侧墙及所述掩膜后制作栅极和源漏，完成改善寄生沟道效应的NS‑FET的器件制备。本公开还提供一种改善寄生沟道效应的NS‑FET。

技术领域

本公开涉及半导体技术领域，尤其涉及一种改善寄生沟道效应的NS-FET及其制备方法。

背景技术

随着科技的发展，未来CMOS集成电路微缩将持续进行，半导体器件结构将从3DfinFET(fin Field-Effect Transistor，鳍式场效应晶体管)发展到3D堆叠GAA(Gate-All-Around，环绕栅极)NS-FET(NanoSheets FET，纳米片场效应晶体管)。

但是由于NS-FET制备工艺的特点，底部Sub-Fin引起的寄生沟道效应不可忽视，因此如何改善寄生沟道效应是一个亟需解决的技术问题。

公开内容

(一)要解决的技术问题

基于上述问题，本公开提供了一种改善寄生沟道效应的NS-FET及其制备方法，以缓解现有技术中半导体器件制备时容易引起寄生沟道效应，进而导致器件性能退化等技术问题。

(二)技术方案

本公开的一个方面，提供一种改善寄生沟道效应的NS-FET制备方法，包括：

操作S1：在衬底上生长外延层并在外延层上制备掩膜；

操作S2：对应掩膜刻蚀部分衬底形成鳍条部，刻蚀整个外延层形成沟道部；

操作S3：在鳍条部的两侧台面区填充隔离材料形成隔离区；

操作S4：制备侧墙包裹沟道部；

操作S5：去除部分隔离材料并刻蚀窄化裸露出的鳍条部生成鳍条，去除侧墙及掩膜后制作栅极和源漏，完成改善寄生沟道效应的NS-FET的器件制备。

根据本公开实施例，步骤S5还包括，完全去除隔离材料，整体刻蚀窄化鳍条部形成鳍条，重新填充隔离材料使其包裹鳍条的下部形成隔离区，制作栅极和源漏后完成改善寄生沟道效应的NS-FET的器件制备。

根据本公开实施例，外延层为交替外延生长的锗硅和硅层。

根据本公开实施例，操作S3中，在鳍条部的两侧台面区填充的隔离材料填充至鳍条部和沟道部的交界处附近。

根据本公开实施例，隔离材料为Oxide。

本公开的另一方面，提供一种改善寄生沟道效应的NS-FET，采用以上任一项的制备方法制备而成，改善寄生沟道效应的NS-FET，包括：

衬底，其上部制备有凸出的鳍条；

沟道部，覆于鳍条上，其宽度大于鳍条的上部的宽度；以及

隔离区，位于鳍条的下部的两侧。

根据本公开实施例，凸出的鳍条两侧分别形成有台面区，台面区用于填充隔离材料形成隔离区。

(三)有益效果

从上述技术方案可以看出，本公开改善寄生沟道效应的NS-FET及其制备方法至少具有以下有益效果其中之一或其中一部分：

(1)完全兼容常规的NS-FET制备工艺；

(2)降低了寄生沟道的漏电；