[发明专利]改善寄生沟道效应的NS-FET及其制备方法在审
申请号: | 202011167515.2 | 申请日: | 2020-10-27 |
公开(公告)号: | CN112349591A | 公开(公告)日: | 2021-02-09 |
发明(设计)人: | 张青竹;顾杰;张兆浩;殷华湘 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/06 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 孙蕾 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 改善 寄生 沟道 效应 ns fet 及其 制备 方法 | ||
1.一种改善寄生沟道效应的NS-FET制备方法,包括:
操作S1:在衬底上生长外延层并在外延层上制备掩膜;
操作S2:对应所述掩膜刻蚀部分衬底形成鳍条部,刻蚀整个外延层形成沟道部;
操作S3:在所述鳍条部的两侧台面区填充隔离材料形成隔离区;
操作S4:制备侧墙包裹所述沟道部;
操作S5:去除部分所述隔离材料并刻蚀窄化裸露出的鳍条部生成鳍条,去除所述侧墙及所述掩膜后,制作栅极和源漏,完成改善寄生沟道效应的NS-FET的器件制备。
2.根据权利要求1所述的制备方法,所述步骤S5还包括,完全去除所述隔离材料,整体刻蚀窄化鳍条部形成鳍条,重新填充隔离材料使其包裹所述鳍条的下部形成隔离区,制作栅极和源漏后完成改善寄生沟道效应的NS-FET的器件制备。
3.根据权利要求1所述的制备方法,所述外延层为交替外延生长的锗硅层和硅层。
4.根据权利要求1所述的制备方法,操作S3中,在鳍条部的两侧台面区填充的隔离材料填充至鳍条部和沟道部的交界处附近。
5.根据权利要求1所述的制备方法,所述隔离材料为Oxide。
6.一种改善寄生沟道效应的NS-FET,采用以上权利要求1至5任一项所述的制备方法制备而成,所述改善寄生沟道效应的NS-FET,包括:
衬底,其上部制备有凸出的鳍条;
沟道部,覆于所述鳍条上,其宽度大于所述鳍条的上部的宽度;以及
隔离区,位于所述鳍条的下部的两侧。
7.根据权利要求6所述的改善寄生沟道效应的NS-FET,所述凸出的鳍条两侧分别形成有台面区,所述台面区用于填充隔离材料形成隔离区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011167515.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造