[发明专利]存储元件及其形成方法

说明书

一种存储元件包括：配置在衬底上的多个叠层结构；以及介电层。每一个叠层结构包括：第一导体层、第二导体层、栅间介电层、金属硅化物层以及阻障层。第二导体层配置在第一导体层上。栅间介电层配置在第一导体层与第二导体层之间。金属硅化物层配置在第二导体层上。阻障层配置在金属硅化物层与第二导体层之间。介电层横向环绕多个叠层结构的下部，以暴露出多个叠层结构的金属硅化物层的一部分。另提供一种存储元件的形成方法。

技术领域

本发明涉及一种半导体元件及其形成方法，尤其涉及一种存储元件及其形成方法。

背景技术

非易失性存储器(nonvolatile memory)现今被应用于各种电子装置上，如用于存储结构数据、程序数据等。闪存(flash memory)即为一种非易失性存储器，其可进行多次数据存入、读取与清除等的动作，因此成为存储器市场中成长颇为快速的产品之一。

随着科技的进步，各类电子产品皆朝向轻薄短小的趋势发展。在这趋势之下，存储器的临界尺寸亦逐渐缩小，其导致闪存的工艺将面临许多挑战。举例来说，在使用金属硅化物层来降低字线阻值的工艺中，常面临金属硅化物层的均匀度不易控制，进而导致良率低落与可靠度不佳的问题。因此，如何提供一种存储元件及其形成方法以有效地控制金属硅化物层的均匀度将成为重要的一门课题。

发明内容

本发明提供一种存储元件及其形成方法，其可改善字线阻值的均匀度，以提升可靠度与良率。

本发明提供一种存储元件包括：配置在衬底上的多个叠层结构；以及介电层。每一个叠层结构包括：第一导体层、第二导体层、栅间介电层、金属硅化物层以及阻障层。第二导体层配置在第一导体层上。栅间介电层配置在第一导体层与第二导体层之间。金属硅化物层配置在第二导体层上。阻障层配置在金属硅化物层与第二导体层之间。介电层横向环绕多个叠层结构的下部，以暴露出多个叠层结构的金属硅化物层的一部分。

本发明提供一种存储元件的形成方法包括：在衬底上形成多个叠层结构，其中每一个叠层结构依序包括：第一导体层、栅间介电层、第二导体层、阻障层以及第三导体层；在衬底上形成介电层，以横向环绕多个叠层结构的下部并暴露出多个叠层结构的第三导体层的一部分；形成金属层，以覆盖介电层与外露于介电层的第三导体层的部分；以及进行金属硅化工艺，以将第三导体层转变为金属硅化物层。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1F是依照本发明一实施例的一种存储元件的制造流程的剖面示意图；

图2A至图2D是依照本发明一实施例的一种金属硅化工艺的剖面示意图。

具体实施方式

参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件，以下段落将不再一一赘述。

图1A至图1F是依照本发明一实施例的一种存储元件的制造流程的剖面示意图。以下实施例所述的存储元件是以闪存为例来进行说明，但本发明不以此为限。

请参照图1A，本发明一实施例提供一种存储元件的制造方法，其步骤如下。首先，提供衬底100。在一实施例中，衬底100可例如为半导体衬底、半导体化合物衬底或是绝缘层上有半导体(SOI)衬底。在本实施例中，衬底100为硅衬底。

接着，在衬底100上形成穿隧介电层102。在一实施例中，穿隧介电层102的材料可例如是氧化硅，其形成方法可以是化学气相沉积法、热氧化法等，其厚度可介于3nm至12nm之间，例如是7nm。