[发明专利]半导体器件及其制备方法、存储装置

说明书

本发明涉及半导体技术领域，提出一种半导体器件及其制备方法、存储装置。该半导体器件的制备方法包括：提供一半导体衬底，半导体衬底具有交替排布且邻接设置的多个第一区域和多个第二区域；在半导体衬底之上形成与第一区域和第二区域相交的层叠结构；在层叠结构表面形成侧墙结构，侧墙结构与层叠结构组成位线；填充牺牲层，牺牲层的高度大于或等于位线的高度；对第一区域的侧墙结构进行刻蚀，使层叠结构与侧墙结构形成中间高于两侧的台阶状；在第一区域的半导体衬底之上形成介质层；对介质层和位线进行平坦化处理，以去除远离半导体衬底一侧的部分介质层和部分层叠结构。该半导体器件不会产生电容接触孔短路，不会导致绝缘性能下降。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及半导体器件的制备方法、包括该半导体器件的存储装置。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多阵列排布的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

随着科技的发展，DRAM的存储单元缩小到20nm左右，对于制作工艺需要更高的要求。在DRAM的存储单元的制作过程中，由于制程尺寸的不断缩小，工艺技术的进步，对于绝缘层的绝缘性能也在不断提升，而现有技术容易引发寄生电容或造成电容接触孔短路，从而降低DRAM的良率。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于克服上述现有技术的容易引发寄生电容或造成电容接触孔短路的不足，提供一种不容易引发寄生电容也不容易造成电容接触孔短路的导体器件及半导体器件的制备方法、包括该半导体器件的存储装置。

本发明的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本发明的实践而习得。

根据本公开的一个方面，提供一种半导体器件的制备方法，包括：

提供一半导体衬底，所述半导体衬底具有交替排布且邻接设置的多个第一区域和多个第二区域；

在所述半导体衬底之上形成层叠结构，所述层叠结构与所述第一区域和所述第二区域相交；

在所述层叠结构表面形成侧墙结构，所述侧墙结构与所述层叠结构组成位线；

填充牺牲层，所述牺牲层的高度大于或等于所述位线的高度；

对所述第一区域的所述侧墙结构进行刻蚀，以使所述层叠结构与侧墙结构形成中间高于两侧的台阶状；

在所述第一区域的所述半导体衬底之上形成介质层，所述介质层的高度大于等于所述位线的高度；

对所述介质层和所述位线进行平坦化处理，以去除远离所述半导体衬底一侧的部分所述介质层和部分所述层叠结构。

在本公开的一种示例性实施例中，所述位线包括保护层，所述保护层位于所述层叠结构的远离所述半导体衬底的一侧。

在本公开的一种示例性实施例中，在所述层叠结构表面形成侧墙结构，包括：

在所述层叠结构的侧壁和顶面形成第一侧墙；

在所述第一侧墙的侧壁和顶面形成第二侧墙。

在本公开的一种示例性实施例中，所述牺牲层的材质和所述保护层的材质相同。

在本公开的一种示例性实施例中，对所述第一区域的所述侧墙结构进行刻蚀，包括：