[发明专利]用于利用纠错码存储器进行快速启动的技术在审
申请号: | 202011022359.0 | 申请日: | 2020-09-25 |
公开(公告)号: | CN113051097A | 公开(公告)日: | 2021-06-29 |
发明(设计)人: | M·K·纳基穆图;R·阿加瓦尔;M·J·库马 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F11/10 | 分类号: | G06F11/10;G06F9/4401 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 陈晓;申屠伟进 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 利用 纠错码 存储器 进行 快速 启动 技术 | ||
1.一种计算设备,包括:
多个处理器;
纠错码(ECC)存储器;和
基本输入/输出系统(BIOS),用于:
通过所述多个处理器中的每一个来初始化被分配给对应处理器的ECC存储器的不同的多个存储器地址。
2.根据权利要求1所述的计算设备,其中,所述计算设备被配置为:
在启动时将BIOS的至少部分加载到ECC存储器的第一部分中。
3.根据权利要求2所述的计算设备,其中,所述计算设备进一步被配置为通过不同于所述多个处理器的第一处理器来与所述多个处理器对ECC存储器的初始化同时地操作BIOS。
4.根据权利要求3所述的计算设备,其中,所述多个处理器中的每一个被配置为在处理器级功率限制以下操作,
其中所述多个处理器中的每一个被配置为在没有指令级功率限制的情况下操作,以在BIOS的操作期间使MOVDIR64B操作的操作节流。
5.根据权利要求4所述的计算设备,其中,通过所述多个处理器中的每一个来初始化被分配给对应处理器的ECC存储器的不同的多个存储器地址包括:通过所述多个处理器中的每一个的内核并且利用MOVDIR64B操作的执行在BIOS的操作期间以最大处理器内核频率来初始化被分配给对应处理器的ECC存储器的多个存储器地址,
其中,BIOS进一步用于与BIOS的操作和MOVDIR64B操作的执行同时地以最大存储器带宽频率操作ECC存储器。
6.根据权利要求1所述的计算设备,其中,通过所述多个处理器中的每一个来初始化被分配给对应处理器的ECC存储器的不同的多个存储器地址包括:通过所述多个处理器中的每一个对被分配给对应处理器的多个存储器地址执行多个直接存储操作,
其中所述多个直接存储操作中的每一个不使得对应处理器将对应直接存储操作的数据写入对应处理器的高速缓存层级中。
7.根据权利要求1所述的计算设备,其中,ECC存储器是非均匀存储器访问(NUMA)存储器,并且所述多个处理器中的每个处理器具有ECC存储器的部分,所述ECC存储器的部分是对应处理器的本地存储器,
其中,BIOS进一步用于向所述多个处理器中的每一个分配与对应处理器的本地存储器相对应的多个存储器地址。
8.根据权利要求1所述的计算设备,其中计算设备的一个或多个处理器具有在对应处理器本地的第一量的本地存储器,并且计算设备的一个或多个处理器具有比在对应处理器本地的第一量的本地存储器大的第二量的本地存储器,
其中BIOS进一步用于向具有第一量的本地存储器的一个或多个处理器中的每一个分配在具有第二量的本地存储器的一个或多个处理器本地的存储器的多个存储器地址。
9.根据权利要求1所述的计算设备,其中,BIOS进一步用于在通过所述多个处理器中的每一个对ECC的对应的多个存储器地址进行初始化期间,针对ECC存储器的至少部分禁用监听一致性协议。
10.一种用于引导计算设备的方法,所述方法包括:
通过多个处理器中的每一个来初始化被分配给对应处理器的ECC存储器的不同的多个存储器地址。
11.根据权利要求10所述的方法,进一步包括:
将基本输入/输出系统(BIOS)加载到ECC存储器的第一部分中。
12.根据权利要求11所述的方法,进一步包括:
通过不同于所述多个处理器的第一处理器来与所述多个处理器对ECC存储器的初始化同时地操作BIOS。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011022359.0/1.html,转载请声明来源钻瓜专利网。