[发明专利]一种半导体器件的制作方法

说明书

本发明公开一种半导体器件的制作方法，涉及半导体制造技术领域，以增加半导体器件的有源区的顶部宽度。该半导体器件的制作方法包括：提供一衬底；在衬底上形成图案化硬掩模层，图案化硬掩模层具有至少一个沟槽；以半导体材料填充至少一个沟槽，形成有源区。本发明提供的半导体器件的制作方法用于半导体器件制作。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的制作方法。

背景技术

在制作半导体器件的过程中，一般会在晶圆上制作有源区。该有源区通常采用刻蚀工艺形成。

但是，随着半导体器件的设计尺寸的不断缩小，采用传统的刻蚀工艺形成的有源区存在正坡度，导致半导体器件的有源区的顶部宽度较小。

发明内容

本发明的目的在于提供一种半导体器件的制作方法，以增加半导体器件的有源区的顶部宽度。

为了实现上述目的，本发明提供一种半导体器件的制作方法。该半导体器件的制作方法包括：

提供一衬底；

在所述衬底上形成图案化硬掩模层，所述图案化硬掩模层具有至少一个沟槽；

以半导体材料填充所述至少一个沟槽，形成有源区。

与现有技术相比，本发明提供的半导体器件的制作方法，先在衬底上形成具有沟槽的图案化硬掩模层，然后填充该沟槽形成有源区。在此过程中，沟槽的形状、尺寸，定义了有源区的形状、尺寸。相对于采用刻蚀等方法刻蚀衬底形成的上窄下宽的有源区，采用刻蚀等方法刻蚀硬掩模层形成沟槽，然后填充沟槽形成的有源区的顶部宽度大于或等于设计尺寸。基于此，可以避免有源区顶部宽度的减小的问题，从而增加有源区与上部电路的接触面积，减小接触电阻，以提高半导体器件性能。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为相关技术制作有源区时，提供硅衬底的状态示意图；其中，a为立体示意图，b为侧视示意图；

图2为相关技术制作有源区时，淀积光刻胶层的状态示意图；其中，a为立体示意图，b为侧视示意图；

图3为相关技术制作有源区时，形成光刻胶图案的状态示意图；其中，a为立体示意图，b为侧视示意图；

图4为相关技术制作有源区时，刻蚀硅衬底的状态示意图；其中，a为立体示意图，b为侧视示意图；

图5为相关技术制作有源区时，去除有源区顶部的光刻胶图案的状态示意图；其中，a为立体示意图，b为侧视示意图；

图6为本发明实施例制作半导体器件时，提高一衬底的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；

图7为本发明实施例制作半导体器件时，形成硬掩模材料层和光刻胶层的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；

图8为本发明实施例制作半导体器件时，形成光刻胶图案和图案化硬掩模层的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；

图9为本发明实施例制作半导体器件时，去除光刻胶层形成填充部的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；

图10为本发明实施例制作半导体器件时，去除沟槽以外的填充部的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；

图11为本发明实施例制作半导体器件时，去除图案化硬掩膜层所具有的遮光部，释放出有源区的状态示意图，其中，a为立体示意图，b为侧视示意图，c为俯视示意图；