[发明专利]有源区域结构与其形成方法

说明书

本发明公开了一种有源区域结构与其形成方法，有源区域结构的形成方法包含：形成多个牺牲图案位于一衬底上方，其中至少部分牺牲图案包含一水平部分以及一垂直部分，其中至少部分牺牲图案的水平部分与相邻的另一牺牲图案的水平部分在一水平方向上相互对齐，至少部分的牺牲图案的垂直部分与相邻的另一牺牲图案的垂直部分在一垂直方向上相互对齐；形成多个间隙壁图案，每一个间隙壁图案环绕在一个牺牲图案的周围。该有源区域结构的形成方法可以阻挡外围大区域的浅沟槽绝缘层对组件区域所产生的应力，防止在组件区域的周围边区域的组件单元，因为应力而损坏。边界结构可以补偿有源线之间在端部不平均的应力，也可以避免组件单元的损坏。

技术领域

本发明涉及半导体技术。更明确地说，本发明涉及一种有源区域结构与其形成方法。

背景技术

近年来对于电子产品的设计，一般会具有多功能且快速的处理能力。为了增加处理能力，例如是电脑系统或是多功能的电子产品，其都需要大容量的动态随机存取存储器(DRAM)。而为了能提升记忆容量，存储器的存储单元的尺寸需要缩小，但是存储单元的尺寸大量缩小后会引发其他的问题，使得存储单元的操作不稳定或是损毁。

半导体组件一般是以在衬底上定义出的有源层单元为基础，往上形成所要的组件结构。因此，在衬底上的有源层单元是组件的基础，会决定组件的尺寸，形状以及位置。有源层单元以下又称为组件单元。

以存储器的存储单元为例，多个组件单元会在预定的组件区域以规则排列的方式构成阵列。一个组件单元最后会形成一个存储单元。另外，为了能操作这些存储单元，在存储单元的周围还会有一些周边电路来控制这些存储单元。这些周边电路也是以周边有源区域为基础所形成。

因此，在大量缩小半导体组件尺寸的需求下，如何设计组件结构使能维持组件的正常运作也是需要考虑的课题其一。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本发明提供一种有源区域结构与其形成方法，至少能避免当半导体组件的尺寸缩小时，在组件周围的浅沟槽绝缘结构所产生的应力，造成半导体组件的损坏。

本发明提供一种有源区域结构的形成方法，包含：形成多个牺牲图案位于一衬底上方，其中至少部分所述牺牲图案包含一水平部分以及一垂直部分，其中至少部分所述牺牲图案的所述水平部分与相邻的另一所述牺牲图案的所述水平部分在一水平方向上相互对齐，至少部分的所述牺牲图案的所述垂直部分与相邻的另一所述牺牲图案的所述垂直部分在一垂直方向上相互对齐，以及形成多个间隙壁图案，每一个所述间隙壁图案环绕在一个所述牺牲图案的周围。

可选地，从一正视图来看，每一个所述间隙壁图案均为一封闭子图案。

可选地，多个所述间隙壁图案彼此之间相互接触，并组成一封闭图案。

可选地，所述封闭图案包含一封闭的边缘部分，以及多个斜向部分位于所述封闭的边缘部分内的区域中。

可选地，多个所述斜向部分沿着一第一方向排列，其中所述第一方向不同于所述水平方向和所述垂直方向。

可选地，所述封闭的边缘部分包含多个边界，其中至少一个所述边界沿着所述水平方向延伸，至少一个所述边界沿着所述垂直方向延伸。

可选地，在多个所述间隙壁图案形成后，还包含进行一第一蚀刻步骤，移除所述多个所述牺牲图案。

可选地，还包含一形成材料层的步骤，所述材料层位于所述衬底以及多个所述间隙壁图案之间。

可选地，还包含进行一第二蚀刻步骤，以多个所述间隙壁图案为屏蔽，将多个所述间隙壁图案转移至所述材料层中。