[发明专利]半导体器件及其制作方法

说明书

本发明涉及一种半导体器件的制作方法，包括以下步骤：提供半导体结构，半导体结构包括介质层，介质层上具有多个沟槽；在介质层上共形地形成第一材料层，第一材料层在对应沟槽内形成第一凹槽；形成覆盖第一凹槽底部的第二材料层；去除第一材料层的至少一部分以将对应第一凹槽顶部开口扩大形成第二凹槽；去除第二材料层以形成第三凹槽；以及形成填充多个第三凹槽的第三材料层。

技术领域

本发明涉及一种半导体器件的制作方法，通过该制作方法形成的半导体器件具有较为致密的填充部。

背景技术

半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的技术领域之一。

存储器是一种广泛使用的半导体器件。为了克服传统的二维存储器在存储容量方面的限制，现代工艺往往采用堆叠存储芯片的方式来实现更高的集成度。例如，可以将不同功能的芯片或结构，通过堆叠或孔互连等微机械加工技术，在垂直方向上形成立体集成、信号连通的三维(3D)立体器件。三维存储器就是利用这一技术将存储器单元三维地布置在衬底之上，进而实现提高存储器的性能和存储密度的目的。

发明内容

本发明所要解决的技术问题是提供一种半导体器件的制作方法，通过该制作方法形成的半导体器件具有较为致密的填充部。

本发明为解决上述技术问题而采用的技术方案是提供一种半导体器件的制作方法，包括以下步骤：提供半导体结构，所述半导体结构包括介质层，所述介质层上具有多个沟槽；在所述介质层上共形地形成第一材料层，所述第一材料层在对应所述沟槽内形成第一凹槽；形成覆盖所述第一凹槽底部的第二材料层；去除所述第一材料层的至少一部分以将对应所述第一凹槽顶部开口扩大形成第二凹槽；去除所述第二材料层以形成第三凹槽；以及形成填充所述多个第三凹槽的第三材料层。

在本发明的一实施例中，所述第二凹槽上部的至少一部分的宽度大于所述第一凹槽的相应部分的宽度。

在本发明的一实施例中，去除所述第一材料层的至少一部分以将对应所述第一凹槽顶部开口扩大形成所述第二凹槽的步骤还包括同时去除所述第二材料层上部的至少一部分。

在本发明的一实施例中，在去除所述第一材料层的至少一部分以将对应所述第一凹槽顶部开口扩大所述第二凹槽的步骤中保留所述第二材料层下部的至少一部分。

在本发明的一实施例中，所述第三凹槽底部相对于所述沟槽底部的距离等于所述第一凹槽底部相对于所述沟槽底部的距离。

在本发明的一实施例中，所述第一材料层和/或所述第三材料层的材料包括氧化硅。

在本发明的一实施例中，所述第二材料层的材料包括光刻胶和/或旋涂碳。

在本发明的一实施例中，所述半导体器件为三维存储器。

在本发明的一实施例中，所述第一材料层的材料与所述第三材料层的材料相同。

在本发明的一实施例中，所述第一凹槽的深宽比大于3.8。

在本发明的一实施例中，形成填充所述多个第三凹槽的所述第三材料层之后，还包括对所述半导体器件进行平坦化。

本发明的另一方面提供一种半导体器件，包括：介质层，所述介质层上具有多个沟槽；覆盖所述介质层的第一材料层，所述第一材料层在对应所述多个沟槽内具有多个凹槽；以及填充所述多个凹槽的第三材料层；其中，所述第三材料层与所述多个凹槽的侧壁完全贴合。

在本发明的一实施例中，所述半导体器件为三维存储器。

在本发明的一实施例中，所述第一材料层和/或所述第三材料层的材料包括氧化硅。

在本发明的一实施例中，所述第一材料层的材料与所述第三材料层的材料相同。