[发明专利]半导体存储器装置和操作半导体存储器装置的方法

说明书

提供了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列、纠错电路和控制逻辑电路。纠错电路包括纠错码(ECC)解码器，纠错码(ECC)解码器用于对从存储器单元阵列的目标页读取的包括主数据和奇偶校验数据的码字执行ECC解码，以校正读取的码字中的错误。控制逻辑电路基于来自外部存储器控制器的命令和地址来控制纠错电路。ECC解码器具有t位纠错能力，使用奇偶校验矩阵基于码字生成校正子，在t‑2个循环期间执行t个迭代以基于校正子生成错误定位多项式，基于错误定位多项式搜索码字中的错误位置，并且基于搜索到的错误位置校正码字中的错误。

本申请要求于2019年12月23日在韩国知识产权局提交的第10-2019-0173099号韩国专利申请的优先权的权益，该韩国专利申请的公开通过引用全部包含于此。

技术领域

本公开涉及存储器，更具体地，涉及半导体存储器装置和操作半导体存储器装置的方法。

背景技术

半导体存储器装置可以被分类为诸如闪存装置的非易失性存储器装置和诸如DRAM的易失性存储器装置。DRAM的高速操作和成本效率使得DRAM用于系统存储器成为可能。由于DRAM的制造设计规格的持续缩小，DRAM中的存储器单元的位错误可能快速增加，并且DRAM的良率可能降低。因此，需要通过减少DRAM中的存储器单元的位错误来提高半导体存储器装置的可靠性。

发明内容

示例实施例可以提供一种具有增强的性能的半导体存储器装置。

示例实施例可以提供一种操作具有增强的性能的半导体存储器装置的方法。

根据示例实施例，一种半导体存储器装置包括存储器单元阵列、纠错电路和控制逻辑电路。存储器单元阵列包括结合到多条字线和多条位线的多个存储器单元，并且还包括用于感测存储在所述多个存储器单元中的数据的多个感测放大器。纠错电路包括纠错码(ECC)解码器，纠错码解码器用于对从存储器单元阵列的目标页读取的码字执行ECC解码，以校正所读取的码字中的错误。码字包括主数据和奇偶校验数据。控制逻辑电路基于来自外部存储器控制器的命令和地址来控制纠错电路。ECC解码器被配置为：执行t位纠错(t是大于三的偶数整数)，使用奇偶校验矩阵基于码字来生成校正子，在t-2个循环期间执行t个迭代以基于校正子生成错误定位多项式，基于错误定位多项式搜索码字中的错误位置，以及基于搜索到的错误位置来校正码字中的错误。

根据示例实施例，提供了一种操作半导体存储器装置的方法，半导体存储器装置包括存储器单元阵列和纠错电路，存储器单元阵列包括结合到多条字线和多条位线的多个存储器单元。根据所述方法，从存储器单元阵列的目标页读取包括主数据和奇偶校验数据的码字；以及由纠错电路的纠错码(ECC)解码器通过对码字执行ECC解码来校正码字中的错误。ECC解码器被配置为：执行t位纠错(t为大于三的偶数整数)，使用奇偶校验矩阵基于码字来生成校正子，在t-2个循环期间执行t个迭代以基于校正子生成错误定位多项式，基于错误定位多项式搜索码字中的错误位置，以及基于搜索到的错误位置来校正码字中的错误。

根据示例实施例，一种半导体存储器装置包括存储器单元阵列、纠错电路和控制逻辑电路。存储器单元阵列包括多个存储器单元和多个感测放大器，所述多个存储器单元结合到多条字线和多条位线，所述多个感测放大器用于感测存储在所述多个存储器单元中的数据。纠错电路包括纠错码(ECC)解码器，纠错码解码器用于对从存储器单元阵列的目标页读取的码字执行ECC解码，以校正读取的码字中的错误。码字包括主数据和奇偶校验数据。控制逻辑电路基于来自外部存储器控制器的命令和地址来控制纠错电路。ECC解码器被配置为：执行t位纠错(t是大于三的偶数整数)，使用奇偶校验矩阵基于码字来生成校正子，在t-2个循环期间执行t个迭代以基于校正子生成错误定位多项式，基于错误定位多项式搜索码字中的错误位置，以及基于搜索到的错误位置来校正码字中的错误。ECC解码器包括伯勒甘-马赛生成器，伯勒甘-马赛生成器用于在t-2个循环期间基于校正子生成错误定位多项式的系数。