[发明专利]存储器及其制造方法

说明书

本发明实施例提供一种存储器及其制造方法，存储器包括：基底，所述基底上设置有多条相互分立的位线，所述位线包括依次堆叠设置的位线导电层和位线绝缘层；绝缘层以及电容接触孔，所述绝缘层位于所述位线导电层侧壁以及所述位线绝缘层侧壁，所述电容接触孔位于相邻所述位线导电层之间，且所述电容接触孔的侧壁露出所述绝缘层，且在沿所述基底指向所述绝缘层的方向上，所述电容接触孔的开口尺寸逐渐增加。本发明实施例中电容接触孔在沿基底指向绝缘层方向上的开口尺寸逐渐增加，使得向电容接触孔内填充导电材料的填充效果更好，有利于提高在电容接触孔内形成的电容接触插塞的导电性能，进而改善存储器结构的电学性能。

技术领域

本发明实施例涉及半导体领域，特别涉及一种存储器及其制造方法。

背景技术

存储器是用来存储程序和各种数据信息的记忆部件，按存储器的使用类型可分为只读存储器和随机存取存储器。存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。其中，电容器与晶体管之间通过在电容接触孔中形成的电容接触插塞连接。

然而，在向存储器中的电容接触孔填充导电材料以形成电容接触插塞时，易出现填充不实的现象，增大电容接触插塞的电阻，从而影响存储器的电学性能。

发明内容

本发明实施例解决的技术问题为提供一种存储器及其制造方法，有利于减小在电容接触孔内形成的电容接触插塞的电阻。

为解决上述问题，本发明实施例提供一种存储器的制造方法，其特征在于，包括：提供基底，所述基底上具有多个相互分立的位线导电层；形成绝缘层，所述绝缘层覆盖所述位线导电层并填充相邻所述位线导电层之间的区域，所述绝缘层的顶面高于所述位线导电层，且在沿所述基底指向所述绝缘层的方向上，后续的第二刻蚀工艺对所述绝缘层的刻蚀速率逐渐增加；采用第一刻蚀工艺，对位于相邻所述位线导电层之间的绝缘层进行刻蚀，形成露出所述基底的初始电容接触孔；采用所述第二刻蚀工艺，对所述初始电容接触孔的侧壁的绝缘层进行刻蚀，形成电容接触孔，且在沿所述基底指向所述绝缘层的方向上，所述电容接触孔的开口尺寸逐渐增加，位于所述位线导电层正上方的剩余所述绝缘层作为位线绝缘层。

另外，在进行所述第二刻蚀工艺之前，在沿所述基底指向所述绝缘层的方向上，所述初始电容接触孔的侧壁的绝缘层的致密度逐渐减小。

另外，所述绝缘层为单层结构；采用沉积工艺形成所述绝缘层，且所述沉积工艺采用的沉积工艺温度逐渐减小。

另外，形成所述绝缘层包括：依次堆叠形成至少两层基础绝缘层，所述基础绝缘层的材料相同，且在沿所述基底指向所述绝缘层的方向上，处于相邻层的所述基础绝缘层的致密度逐层减小；且在形成所述初始电容接触孔的工艺步骤中，所述初始电容接触孔的侧壁露出每一层所述基础绝缘层。

另外，在所述第一刻蚀工艺之前，形成所述绝缘层包括：形成第一绝缘层，所述第一绝缘层填充相邻所述位线导电层之间的区域，且所述第一绝缘层为至少两层所述基础绝缘层中距所述基底最近的所述基础绝缘层。

另外，在所述第一刻蚀工艺之前，形成所述绝缘层还包括：形成顶层绝缘层，所述顶层绝缘层为所述至少两层基础绝缘层中距所述基底最远的所述基础绝缘层；采用原子层沉积工艺形成所述第一绝缘层，采用化学气相沉积工艺形成所述顶层绝缘层；或者，采用相同的沉积工艺形成所述第一绝缘层以及所述顶层绝缘层，且形成所述第一绝缘层的沉积工艺温度大于形成所述顶层绝缘层的沉积工艺温度。

另外，形成所述绝缘层的工艺步骤包括：在形成所述第一绝缘层之后、形成所述顶层绝缘层之前，在所述第一绝缘层以及所述位线导电层上形成第二绝缘层；在所述第二绝缘层上形成所述顶层绝缘层，所述第一绝缘层、所述第二绝缘层以及所述顶层绝缘层的材料相同，且所述第二刻蚀工艺对所述顶层绝缘层、所述第二绝缘层以及所述第一绝缘层的刻蚀速率逐渐减小。