[发明专利]一种GaN异质结场效应晶体管芯片及其制备方法

说明书

本发明提供的一种GaN异质结场效应晶体管芯片，包括：衬底；位于衬底上的缓冲层；位于缓冲层上主要由第一半导体层与第二半导体层组成的异质结构；位于异质结构上的源极及漏极；以及位于异质结构上源极与所述漏极之间的栅极；栅极位于第二半导体层上，栅极所在区域的第二半导体层厚度小于第二半导体层上其余任意区域的厚度。本发明还提供了一种该晶体管芯片的制造方法。其通过器件结构优化增加栅极对沟道的控制能力，降低漏端引入的势垒降低效应，从而增加器件电流增益同时提升相应器件运行速度，本发明效果显著且制作工艺简单。

技术领域

本发明属于半导体领域，具体涉及一种基于异质结的氮化傢HEMT(高电子迁移率晶体管)器件及其制备方法。

背景技术

半导体功率器件已经被广泛应用于电力传输、工业电子设备、家用电器、个人消费电子及国防装备。氮化镓因其材料的出色性能将会逐步取代目前以硅材料器件主导的功率器件市场。作为第三代半导体材料的代表,氮化镓使新一代半导体功率器件对性能的进一步乃至数量级提升成为可能。

氮化镓具有3倍于硅的禁带宽度、11倍于硅的击穿电场强度和1.5倍于硅的载流子迁移率可获得更高的功率输出和更好的高频性能。综合上述性能,氮化镓的材料优质系数(FOM值)约为硅的200倍。硅基氮化镓功率器件是目前世界功率器件领域最前沿的热点和产业焦点，是世界各国极力争夺的技术制高点，同时符合我国半导体产业以2025智能制造的重点发展战略。

功率器件最大的技术挑战和难题在于如何降低电源转换过程中的能量损耗以达到最高的转换效率。从器件性能技术指标来讲，一个理想的半导体功率器件，应该具备良好的静态和动态特性，包括在截止状态时能承受高电压并具有很小的漏电流；在导通状态时能流过大电流并具有很小的导通电阻；在开关转换时具有快速的响应等等。

DIBL(Drain Induced Barrier Lowering)效应，漏端引入的势垒降低效应，由于结电场穿通进入沟道区，使势垒降低，导致阈值电压降低，从而导致的开启电流下降及器件开关速度降低问题。

有鉴于此，实有必要设计一种新型GaN异质结场效应晶体管HEMT功率芯片的及其制备方法，降低DIBL效应，来增加器件电流增益同时提升相应器件运行速度。

发明内容

针对现有技术中存在的不足之处，本发明的主要目的是，提供一种GaN异质结场效应晶体管芯片，通过器件结构优化增加栅极对沟道的控制能力，降低DIBL效应来增加器件电流增益同时提升相应器件运行速度。

本发明的另一个目的是，提供的一种GaN异质结场效应晶体管芯片，其通过成熟的半导体工艺技术优化器件结构，有利于GaN材料和硅工艺平台的制造兼容性，制作工艺简单。

为了实现根据本发明的上述目的和其他优点，提供的一种GaN异质结场效应晶体管芯片，包括：

衬底；

位于所述衬底上的缓冲层；

位于所述缓冲层上主要由第一半导体层与第二半导体层组成的异质结构；

位于所述异质结构上的源极及漏极；以及

位于所述异质结构上所述源极与所述漏极之间的栅极；

所述栅极位于所述第二半导体层上，所述栅极所在区域的所述第二半导体层厚度小于所述第二半导体层上其余任意区域的厚度。

优选地，还包括pGaN层，其位于所述栅极与所述第二半导体层之间。

优选地，所述第一半导体层包括GaN层，所述第二半导体层包括AlGaN层。

优选地，所述栅极所在区域的所述第二半导体层厚度为5nm～30nm。

优选地，所述源极与所述漏极位于所述第二半导体层上。