[发明专利]具有测试接口的存储装置

权利要求书

1.一种存储器系统，其包括：

主总线，其电耦合到由测试模式信号控制的主多路复用器，以在主物理接口PHY与多个从总线中的一个从总线之间进行选择，其中每一从总线电耦合到由所述测试模式信号控制的相应从多路复用器，以在相应从PHY与所述主总线之间进行选择；

多个存储器组件，其中所述多个存储器组件的每一存储器组件电耦合到以下各项中的一者：所述主总线或所述多个从总线中的一个从总线；以及

存储器测试接口，其电耦合到所述主总线。

2.根据权利要求1所述的存储器系统，其中所述主总线进一步包括由方向信号控制的主方向控制元件，并且所述多个从总线中的每一从总线进一步包括由反转方向信号控制的相应从方向控制元件。

3.根据权利要求1所述的存储器系统，其中所述主总线经由主总线端接电阻器电耦合到接地，并且所述多个从总线中的每一从总线经由相应从总线端接电阻器电耦合到所述接地。

4.根据权利要求1所述的存储器系统，其中所述存储器测试接口包括选择所述多个存储器组件中的一个存储器组件的芯片启用信号。

5.根据权利要求1所述的存储器系统，其中所述存储器测试接口包括以下各项中的至少一项：读取启用RE信号或写入启用WE信号。

6.根据权利要求1所述的存储器系统，其中所述多个存储器组件中的每一存储器组件由NAND存储器组件表示。

7.根据权利要求1所述的存储器系统，其进一步包括：

专用集成电路ASIC，其电耦合到所述主总线和所述多个从总线。

8.根据权利要求1所述的存储器系统，其进一步包括：

存储器控制器，其经配置以执行以下各项中的至少一项：错误码校正ECC、不良块管理，或关于所述多个存储器组件的耗损均衡。

9.一种集成电路，其包括：

衬底；

安置于所述衬底上的多个存储器组件，其中所述多个存储器组件中的每一存储器组件电耦合到以下各项中的一者：主总线，或多个从总线中的一个从总线；以及

存储器测试接口，其电耦合到所述主总线，其中所述存储器测试接口包括管理所述主总线到以下各项中的一者的选择性电耦合的测试模式信号：主物理接口PHY或所述多个从总线中的一个从总线，其中所述测试模式信号进一步管理所述多个从总线中的每一从总线到以下各项中的一者的选择性电耦合：相应从PHY或所述主总线。

10.根据权利要求9所述的集成电路，其中所述主总线电耦合到由所述测试模式信号控制的主多路复用器，以在所述主物理接口PHY与所述多个从总线中的一个从总线之间进行选择，并且其中每一从总线电耦合到由所述测试模式信号控制的相应从多路复用器，以在相应从PHY与所述主总线之间进行选择。

11.根据权利要求9所述的集成电路，其中所述主总线进一步包括由方向信号控制的主方向控制元件，并且所述多个从总线中的每一从总线进一步包括由反转方向信号控制的相应从方向控制元件。

12.根据权利要求9所述的集成电路，其中所述存储器测试接口包括选择所述多个存储器组件中的一个存储器组件的芯片启用信号。

13.根据权利要求9所述的集成电路，其中所述存储器测试接口包括以下各项中的至少一项：读取启用RE信号或写入启用WE信号。

14.根据权利要求9所述的集成电路，其中所述多个存储器组件中的每一存储器组件由NAND存储器组件表示。