[发明专利]半导体元件结构及接合二基板的方法

说明书

本发明公开一种半导体元件结构及接合二基板的方法，其中该半导体元件结构包括第一电路结构，形成在第一基板上。第一测试垫，设置在所述第一基板上。第二电路结构形成在第二基板上。第二测试垫设置在所述第二基板上。所述第一电路结构的第一连接垫是接合到所述第二电路结构的第二连接垫，且所述第一测试垫与所述第二测试垫的其一是内垫，而所述第一测试垫与所述第二测试垫的另其一是外垫，其中所述外垫环绕所述内垫。

技术领域

本发明涉及一种半导体制造技术，且特别是涉及半导体元件结构及接合二基板的方法。

背景技术

如半导体制造的技术的发展，一个整体的集成电路可以分为两个部分在两个基板上分别制造其对应部分的电路。对于个别的基板，在完成电路的制造后，其在要与另一基板的电路接合(bonding)的表面上会在预定位置形成多个连接垫(bonding pad)。其后两个基板的接合面通过封装的技术而互相接合。如此在理想的条件下，在两个基板的连接垫会互相对准接合。如此两个部分电路通过在基板表面的多个连接垫连接在一起，构成完整的集成电路。

在两个基板要接合的工艺(process)中，基板与基板之间需要进行对准后才进行接合。此对准的工艺会在基板上分别制造形成对准标记。然而用于基板与基板之间的对准，其所使用的对准标记的尺寸相对于基板上的元件结构的连接垫的尺寸是相对大很多，因此其对准的准度较宽松。如此，即使基板的对准标记能对准，但是较精细得元件结构的连接垫之间可能会有移位，造成电性的连接不良或是甚至连接失败。

如此，如果基板与基板之间产生对不准，其预期会造成两片晶片上的连接垫无法良好接合，甚至造成接合失败，同时也无法有效地对个别的电路进行检测，以确定电路接合的程度，进而能排除有接合不良的电路。

发明内容

本发明提出半导体元件结构及接合二基板的方法，至少可以有效检测出两个基板接合后，两部分电路之间的连接垫的接合状态，可以检测出接合不良的电路。

在一实施例，本发明提供一种半导体元件结构。半导体元件结构包括第一电路结构，形成在第一基板上。第一测试垫设置在所述第一基板上。第二电路结构形成在第二基板上。第二测试垫设置在所述第二基板上。所述第一电路结构的第一连接垫是接合到所述第二电路结构的第二连接垫，且所述第一测试垫与所述第二测试垫的其一是内垫，而所述第一测试垫与所述第二测试垫的另其一是外垫，其中所述外垫环绕所述内垫。

在一实施例，对于所述的半导体元件结构，其还包括第一引线电路，设置在所述第一基板上以连接到所述第一测试垫；以及第二引线电路，设置在所述第二基板上以连接到所述第二测试垫。

在一实施例，对于所述的半导体元件结构，所述第一引线电路及所述第二引线电路分别提供用于测试的测试端点。

在一实施例，对于所述的半导体元件结构，所述内垫包括至少一垫，且所述外垫包括环形垫。

在一实施例，对于所述的半导体元件结构，所述至少一垫包括圆垫、长方形垫、三角形垫、方形垫或是几何形垫，其中所述环形垫包括至少一圆环垫、长方形环垫、三角形环垫、方形环垫或是几何形环垫。

在一实施例，对于所述的半导体元件结构，所述至少一垫是具有圆形、长方形、三角形、方形或几何形的单一个垫、其中所述环形垫是均匀环绕所述单一个垫的环形状。

在一实施例，对于所述的半导体元件结构，所述内垫包括至少一第一垫，且所述外垫包括多个第二垫，构成一分布环绕所述内垫。

在一实施例，对于所述的半导体元件结构，所述至少一第一垫包括圆垫、长方形垫、三角形垫、方形垫或是几何形垫。

在一实施例，对于所述的半导体元件结构，所述至少一第一垫具有圆形、长方形、三角形、方形或几何形的单一个垫、其中所述多个第二垫是均匀环绕所述单一个垫的环形状。