[发明专利]一种深度可分离卷积神经网络加速器架构

说明书

本发明公开了一种深度可分离卷积神经网络加速器架构，包括：外部存储器，用于存储输入的待处理图片的像素数据和深度可分离卷积神经网络的权重数据；特征图缓存，用于暂存从所述外部存储器读取的待处理图片像素数据以及神经网络计算的特征图结果；权重缓存，用于暂存从所述外部存储器读取的深度可分离卷积神经网络的权重数据；计算引擎模块，用于对从所述特征图缓存与权重缓存分别读取特征图数据与权重数据进行卷积计算；控制配置模块，用于配置所述计算引擎模块的计算模式以及控制所述特征图缓存与权重缓存的读写。本发明优化了深度可分离卷积的计算顺序，在提高并行性的同时减少了访存成本。

技术领域

本发明属于卷积神经网络的加速计算领域，具体涉及一种深度可分离卷积神经网络加速器架构。

背景技术

近些年来，随着人工智能的飞速发展，深度学习正在成为机器学习领域中越来越重要的一部分。与传统算法不同，深度学习可以完成那些需要高度抽象的任务，比如计算机视觉与自然语言处理等。虽然神经网络在性能上表现出色，但是随着应用场景不断复杂化，网络的规模也随之变得越来越大，网络运算量骤然提升，因此出现了深度可分离卷积神经网络，其在基本不损失精度的情况下，大幅度降低了运算量，一定程度加快了计算速度。

目前在现有计算平台上实现深度可分离卷积神经网络存在许多瓶颈。深度可分离卷积神经网络将一个卷积层分解为一个深度卷积和一个1*1的点卷积，这样虽然减少了计算量，但在现有卷积神经网络加速器上执行计算时并不能获得令人满意的性能，原因在于现有的神经网络加速器架构往往采用统一的计算引擎，分时部署不同卷积层的计算，然而深度可分离卷积将一层标准卷积拆分为了两层，增加了计算层的数量，增加了片上与片外的数据传输，造成了大量的能量消耗，因此，针对深度可分离卷积神经网络设计一种高效的硬件架构具有重要意义。

发明内容

为了解决轻量化神经网络中深度可分离卷积所带来的高访存成本，以及计算架构不够灵活，无法将深度可分离卷积与标准卷积统一起来，本发明提供了一种深度可分离卷积神经网络加速器架构，优化了深度可分离卷积的计算顺序，在提高并行性的同时减少了访存成本。

本发明解决其技术问题所采用的具体技术方案是：

一种深度可分离卷积神经网络加速器架构，包括：

外部存储器，用于存储输入的待处理图片的像素数据和深度可分离卷积神经网络的权重数据；

特征图缓存，用于暂存从所述外部存储器读取的待处理图片像素数据以及神经网络计算的特征图结果；

权重缓存，用于暂存从所述外部存储器读取的深度可分离卷积神经网络的权重数据；

计算引擎模块，用于对从所述特征图缓存与权重缓存分别读取特征图数据与权重数据进行卷积计算；

控制配置模块，用于配置所述计算引擎模块的计算模式以及控制所述特征图缓存与权重缓存的读写。

本发明进一步的改进在于，所述特征图缓存具有完全相同的两个缓存a与b，用于存储初始图片像素数据以及中间层的计算结果，每一层计算由其中一个缓存a读入特征图的像素数据，将结果存入缓存b，下一层由缓存b读入特征图像素数据，再将结果存入缓存a，二者交替读写。

本发明进一步的改进在于，所述计算引擎模块包括动态可重配置计算单元阵列，其计算单元进行乘加计算，用于实现卷积神经网络的卷积，加法树用于实现对不同输入通道的计算结果累加，BN模块用于批标准化计算，Relu计算模块用于实现激活函数，池化模块用于实现全局平均池化，其工作模式由控制配置模块配置，部分和缓存用于存储一维卷积的部分和。

本发明进一步的改进在于，所述计算引擎模块将二维卷积拆分为多个行方向上的一维卷积，并将行方向上一维卷积的计算结果存入到计算引擎模块的部分和缓存中。