[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

由第一沟槽分隔的第一鳍图案和第二鳍图案，所述第一鳍图案和所述第二鳍图案中的每个在第一方向上纵长地延伸；

设置在所述第一鳍图案上的第一纳米片；

设置在所述第二鳍图案上的第二纳米片；

沿着所述第一沟槽的底表面和侧壁的至少一部分延伸的第一鳍衬层；

设置在所述第一鳍衬层上并填充所述第一沟槽的一部分的第一场绝缘层；以及

与所述第一鳍图案的端部交叠并且包括第一栅极间隔物的第一栅极结构，

其中，从所述第一沟槽的所述底表面到所述第一栅极间隔物的下表面的高度大于从所述第一沟槽的所述底表面到所述第一场绝缘层的上表面的高度。

2.根据权利要求1所述的半导体器件，

其中，所述第一沟槽包括在所述第一栅极间隔物的所述下表面与所述第一场绝缘层的所述上表面之间的暴露区域，并且

其中，所述第一鳍衬层沿着所述第一沟槽的所述暴露区域的至少一部分延伸。

3.根据权利要求1所述的半导体器件，还包括：

从所述第一鳍图案的侧壁朝向所述第二鳍图案突出的半导体结节。

4.根据权利要求1所述的半导体器件，还包括：

绝缘衬层，沿着所述第一栅极间隔物的外侧壁和所述第一场绝缘层的所述上表面延伸，并且接触所述第一鳍衬层。

5.根据权利要求4所述的半导体器件，

其中，所述绝缘衬层包括下绝缘衬层和设置在所述下绝缘衬层上的上绝缘衬层，并且

其中，所述下绝缘衬层接触所述第一鳍衬层。

6.根据权利要求1所述的半导体器件，还包括：

由第二沟槽分隔并在第二方向上延伸的第三鳍图案和第四鳍图案；

设置在所述第三鳍图案上的第三纳米片；

设置在所述第四鳍图案上的第四纳米片；

沿着所述第二沟槽的底表面和侧壁的一部分延伸的第二鳍衬层；

设置在所述第二鳍衬层上并填充所述第二沟槽的一部分的第二场绝缘层；以及

与所述第三鳍图案的端部交叠并且包括第二栅极间隔物的第二栅极结构，

其中，所述第二栅极结构接触所述第二场绝缘层的上表面。

7.根据权利要求6所述的半导体器件，

其中，所述第一鳍图案和所述第二鳍图案设置在PMOS区域中，并且

其中，所述第三鳍图案和所述第四鳍图案设置在NMOS区域中。

8.根据权利要求6所述的半导体器件，还包括：

沿着所述第一栅极间隔物的外侧壁和所述第一场绝缘层的所述上表面延伸的第一绝缘衬层；以及

沿着所述第二栅极间隔物的外侧壁和所述第二场绝缘层的所述上表面延伸的第二绝缘衬层，

其中，所述第一绝缘衬层的厚度大于所述第二绝缘衬层的厚度。

9.根据权利要求1所述的半导体器件，其中，所述第一栅极结构与所述第一场绝缘层的所述上表面间隔开。

10.一种半导体器件，包括：

由第一沟槽分隔的第一鳍图案和第二鳍图案，所述第一鳍图案和所述第二鳍图案中的每个在第一方向上纵长地延伸；

设置在所述第一鳍图案上的第一纳米片；

设置在所述第二鳍图案上的第二纳米片；

填充所述第一沟槽的至少一部分的第一场绝缘层；

与所述第一鳍图案的端部交叠的第一栅极结构；

第一鳍衬层，设置在所述第一鳍图案的侧壁与所述第一场绝缘层之间，并沿着所述第一沟槽的底表面和侧壁的至少一部分延伸；以及

第一绝缘衬层，沿着所述第一栅极结构的侧壁和所述第一场绝缘层的上表面延伸，并接触所述第一鳍衬层。

11.根据权利要求10所述的半导体器件，其中，所述第一栅极结构与所述第一场绝缘层的所述上表面间隔开。