[发明专利]一种肖特基器件用硅外延片的制备方法

说明书

本发明涉及一种肖特基器件用硅外延片的制备方法，向硅外延炉反应腔体内通入氯化氢气体，对基座上残余沉积物质进行刻蚀；将主工艺氢气携带气态三氯氢硅进入硅外延炉反应腔体，基座表面沉积一层无掺杂的致密多晶硅；将基座温度降低，向基座上装入硅衬底片；基座升温，对硅衬底片的表面进行高温烘焙；通入主工艺氢气对硅外延炉反应腔体进行吹扫；主工艺氢气携带气态三氯氢硅进入硅外延炉反应腔体，基座下部流入与主工艺氢气流动方向相反的辅助氢气，三氯氢硅在管路中排空；通入主工艺氢气对硅外延炉反应腔体进行吹扫；进行硅外延层生长；硅外延层生长完成后，降温后从基座上取出。实现了200mm硅外延层厚度均匀性和电阻率均匀性的控制能力。

技术领域

本发明涉及一种半导体外延材料的制备技术领域，尤其涉及一种肖特基器件用硅外延片的制备方法。

背景技术

硅外延片由低电阻率的硅衬底片和高电阻率的硅外延层两部分组成。目前肖特基器件工艺线采用的硅外延片，直径已经由传统的150mm扩展到200 mm，尺寸扩大1.8倍，突出面临硅外延片内的厚度和电阻率均匀性的控制问题。尤其肖特基器件工艺线所用硅外延片采用重掺杂的掺砷硅衬底片进行硅外延层的生长，而高温下硅衬底片内的杂质从衬底表面、背面以及边缘处挥发至生长气氛中，由于原单片硅外延炉反应腔体较小，仅靠气流吹除不能有效排除杂质，导致杂质持续留在生长气氛中，随后在硅外延层生长时重新进入，致使硅外延层电阻率均匀性控制能力存在不足。尤其当硅外延层与硅衬底片电阻率的差距较大，外延层厚度和电阻率数值比较接近时，此时需要开发快速提升电阻率并实现均匀性分布的能力，而电阻率从重掺态的硅衬底片提升到轻掺态的硅外延层，目前经常受各类杂质掺杂的影响，导致电阻率不均匀性通常高于2%，将导致产出电压的离散问题，已经不能满足应用领域肖特基器件对硅外延层的厚度不均匀性1%，电阻率不均匀性1.5%的指标要求。

发明内容

鉴于现有技术的现状，本发明提供了一种肖特基器件用硅外延片的制备方法，目的是克服现有肖特基器件用200 mm硅外延片面临硅外延层与硅衬底层的电阻率差别比值较大时，电阻率均匀性控制能力不足的问题，获得一种具备高厚度和电阻率均匀性的肖特基器件用200 mm硅外延片的制备工艺方法，厚度不均匀性控制至1%，电阻率不均匀性控制至1.5%。

本发明采取的技术方案是：一种肖特基器件用硅外延片的制备方法，其特征在于，包括如下步骤：

（1）硅外延炉反应腔体内的圆盘式基座的温度设定为1160~1180 ℃，通入氯化氢气体，氯化氢气体流量设定为18~20 L/min，在高温下对基座上残余沉积物质进行刻蚀，刻蚀时间设定为50~60 sec；

（2）将主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为13.5~14.0 L/min，三氯氢硅通入反应腔体内的时间设定为20~30sec，在基座表面沉积一层无掺杂的致密多晶硅；

（3）将基座温度降低至600 ℃，向硅外延炉反应腔体内圆盘式基座上装入电阻率不高于0.004 Ω·cm，直径为200 mm的硅衬底片；

（4）基座升温至1160℃，对硅衬底片的表面进行高温烘焙，时间设定为1~2 min；

（5）将硅衬底片温度降低至1115~1125 ℃，通入主工艺氢气对硅外延炉反应腔体进行吹扫，主工艺氢气流量为95 L/min，吹扫时间设定为25~45 sec；

（6）主工艺氢气流量设定为95 L/min，携带气态三氯氢硅进入硅外延炉反应腔体，三氯氢硅流量设定为6~14 L/min，基座下部流入与主工艺氢气流动方向相反的辅助氢气，辅助氢气流量设定为26 L/min，三氯氢硅在管路中的排空时间为25~30 sec，三氯氢硅通入反应腔体内的时间设定为15~22 sec，基座转速设定为32~36 r/min，反应腔体的上石英壁的温度不高于560 ℃，内区与外区进气的流量阀开度的比值设定为1.5~2.5，内区与外区的红外灯泡的加热功率分配比例设定为46%:54%~52%:48%；