[发明专利]一种全压ESD结构和实现方法

说明书

本发明公开了一种全压ESD结构，包括用于构成ESD电路的MOS器件，MOS器件包括衬底、在衬底上形成的多晶栅极以及栅极两侧的掺杂源极区和掺杂漏极区；掺杂源极区和掺杂漏极区分别连通有一接触孔；其中所述MOS器件的掺杂漏极区外围与衬底之间增设有轻掺杂结构，或者所述MOS器件的掺杂漏极区与其沟道之间增设有隔离结构或延长区；所述轻掺杂结构为掺杂浓度小于同型衬底或同型掺杂漏极区的掺杂结构层；本发明在保障足够的ESD保护能力的情况下，通过多种方式，对其构成ESD电路的MOS器件进行改进，以能够提升电路端口的工作电压，避免了增加设计成本和工艺加工成本，扩展了ESD结构电压使用范围，满足电路端口电压高于正常器件工作电压的需求，适用范围广。

技术领域

本发明涉及静电保护技术领域，具体而言，为一种全压ESD结构和实现方法。

背景技术

集成电路(芯片)和所有的电子系统都需要静电(Electro-Static discharge，ESD)保护设计；目前传统技术中集成电路的电源或者I/O的ESD保护，通常由NMOS器件或者PMOS器件构成。以NMOS器件为例，常规的器件是对称的N型掺杂做在P衬底上，形成NMOS器件，如图1-1；考虑ESD保护需求，通常需要把N掺杂的漏极长度加大，同时需要漏极上形成金属硅化物阻挡层，从而提高器件的ESD导通均匀性和ESD保护能力，如图1-2。

上述传统结构，可以满足一部分电路的ESD保护要求，但是如果电路端口需要使用在工作电压超过器件正常电压的情况，则上述结构不能用于电路的ESD保护，否则在电路正常工作时即会造成ESD器件的击穿失效，更不能实现ESD保护的功能。

有鉴于此，特提出本发明。

发明内容

针对现有技术中的缺陷，本发明提供一种全压ESD结构和实现方法，优化器件设计结构，提高了器件的工作电压，相对于现有的ESD结构，扩展了电压使用范围，满足电路端口电压高于正常器件工作电压的需求，提高其适用性。

为实现上述目的，本发明的技术方案包括；

一种全压ESD结构，包括用于构成ESD电路的MOS器件，MOS器件包括衬底、在衬底上形成的多晶栅极以及栅极两侧的掺杂源极区和掺杂漏极区；掺杂源极区和掺杂漏极区分别连通有一接触孔；其中，所述MOS器件的掺杂漏极区外围与衬底之间增设有轻掺杂结构，或者所述MOS器件的掺杂漏极区与其沟道之间增设有隔离结构或延长区；所述轻掺杂结构为掺杂浓度小于同型衬底或同型掺杂漏极区的掺杂结构层。

进一步的，上述的全压ESD结构中，所述用于构成ESD电路的MOS器件中，其掺杂漏极区外围与衬底之间增设有与掺杂漏极区同型的所述轻掺杂结构。

进一步的，上述的全压ESD结构中，NMOS管的P型衬底上形成多晶栅极和N掺杂源极区以及N掺杂漏极区；N掺杂漏极区的外侧包围有N型轻掺杂结构，使得该漏极区与P型衬底之间接触结构为N型轻掺杂结构；N型轻掺杂结构的掺杂浓度小于所述N掺杂漏极区；

PMOS管的N型衬底上形成多晶栅极和P掺杂源极区以及P掺杂漏极区；PMOS管的P掺杂漏极区外侧包围P型轻掺杂结构，使得该漏极区与N型衬底的接触结构为P型轻掺杂结构。

进一步的，上述的全压ESD结构中，所述用于构成ESD电路的MOS器件中，掺杂漏极区外围与衬底之间增设有与衬底同型的轻掺杂结构。

进一步的，上述的全压ESD结构中，NMOS管的P型衬底上形成多晶栅极和N掺杂源极区以及N掺杂漏极区，在N掺杂漏极区的外侧包围比P衬底更淡的P型轻掺杂结构，使P型衬底与N掺杂漏极区的接触结构为P型轻掺杂结构；

PMOS管的N型衬底上形成多晶栅极和P掺杂源极区以及P掺杂漏极区，P掺杂漏极区外侧包围比N型衬底更淡的N型轻掺杂结构，使该漏极区与N型衬底的接触结构为N型轻掺杂结构。