[发明专利]半导体器件

说明书

本发明涉及本发明提供了一种半导体器件，包括：第一导电类型的掺杂阱区；M个半导体单元，M个半导体单元位于第一导电类型的掺杂阱区内，且在第一导电类型的掺杂阱区中沿着第一方向排布，M为正整数；半导体单元包括第二导电类型的第一掺杂区和第一导电类型的掺杂区，第一导电类型的掺杂区环绕第二导电类型的第一掺杂区；第二导电类型的第二掺杂区，第二导电类型的第二掺杂区位于M个半导体单元沿第一方向的至少一侧，且第二导电类第二导电类型的第二掺杂区使得M个半导体单元整体的边缘形成有具有低导通电压和高维持电流的区域，继而获得较好的静电释放性能，使得半导体器件即使整体面积减小了，也不会影响到半导体器件的经典释放性能。

技术领域

本发明涉及半导体技术领域，特别是涉及半导体器件。

背景技术

静电放电(ESD，Electrostatic Discharge)是指两种带有不同电荷的物体相互接触而发生的电荷转移。随着半导体工艺尺寸的不断缩小以及面对日益复杂的应用环境，芯片受到静电放电(ESD)损坏的威胁越来越大。静电放电过程的瞬态电流可以达到几安培乃至数十安培，如果相应的ESD防护措施防护不足，很容易造成芯片的永久性失效。

发明内容

基于此，有必要针对上述技术问题，提供半导体器件，以增强芯片的ESD防护能力。

本发明提供了一种半导体器件，包括：

第一导电类型的掺杂阱区；

M个半导体单元，所述M个半导体单元位于所述第一导电类型的掺杂阱区内，且在所述第一导电类型的掺杂阱区中沿着第一方向排布，所述M为正整数；所述半导体单元包括第二导电类型的第一掺杂区和第一导电类型的掺杂区，所述第一导电类型的掺杂区环绕所述第二导电类型的第一掺杂区；

第二导电类型的第二掺杂区，所述第二导电类型的第二掺杂区位于所述M个半导体单元沿所述第一方向的至少一侧，且所述第二导电类型的第二掺杂区与所述第一导电类型的掺杂阱区边缘在第二方向上存在固定间距，所述第一方向与所述第二方向垂直。

在其中一个实施例中，所述M个半导体单元于所述第一导电类型的掺杂阱区中沿第一方向呈多列间隔排布。

在其中一个实施例中，所述第二导电类型的第一掺杂区和第一导电类型的掺杂区之间具有间距。

在其中一个实施例中，所述第二导电类型的第二掺杂区为沿所述第一方向延伸的一长条状结构，且其长度大于位于两端的两所述半导体单元之间的间距。

在其中一个实施例中，所述第二导电类型的第二掺杂区为多个沿所述第一方向间隔排布的条状结构，且各所述条状结构与所述半导体单元对应设置。

在其中一个实施例中，所述第二导电类型的第二掺杂区为沿所述M个半导体单元整体周向间隔排布的多个条状结构，且所述第二导电类型的第二掺杂区与所述半导体单元对应设置。

在其中一个实施例中，所述第二导电类型的第一掺杂区的宽度为0.1μm～10μm。

在其中一个实施例中，所述第二导电类型的第二掺杂区的宽度为0.01μm～5μm。

在其中一个实施例中，所述第一导电类型为N型，且所述第二导电类型为P型，或所述第一导电类型为P型，且所述第二导电类型为N型。

本发明还提供一种半导体器件，包括：

第一导电类型的掺杂阱区；

M个第一半导体单元，所述M个第一半导体单元位于所述第一导电类型的掺杂阱区内，且在所述第一导电类型的掺杂阱区内沿第一方向排布，所述M为正整数；所述第一半导体单元包括第二导电类型的第一掺杂区和第一导电类型的第一掺杂区，所述第一导电类型的第一掺杂区环绕所述第二导电类型的第一掺杂区；