[发明专利]半导体器件

权利要求书

1.一种半导体器件，其特征在于，包括：

第一导电类型的掺杂阱区；

M个半导体单元，所述M个半导体单元位于所述第一导电类型的掺杂阱区内，且在所述第一导电类型的掺杂阱区中沿着第一方向排布，所述M为正整数；所述半导体单元包括第二导电类型的第一掺杂区和第一导电类型的掺杂区，所述第一导电类型的掺杂区环绕所述第二导电类型的第一掺杂区；

第二导电类型的第二掺杂区，所述第二导电类型的第二掺杂区位于所述M个半导体单元沿所述第一方向的至少一侧，且所述第二导电类型的第二掺杂区与所述第一导电类型的掺杂阱区边缘在第二方向上存在固定间距，所述第一方向与所述第二方向垂直。

2.根据权利要求1所述的半导体器件，其特征在于，所述M个半导体单元于所述第一导电类型的掺杂阱区中沿第一方向呈多列间隔排布。

3.根据权利要求1所述的半导体器件，其特征在于，所述第二导电类型的第一掺杂区和第一导电类型的掺杂区之间具有间距。

4.根据权利要求1所述的半导体器件，其特征在于，所述第二导电类型的第二掺杂区为沿所述第一方向延伸的一长条状结构，且其长度大于位于两端的两所述半导体单元之间的间距。

5.根据权利要求1所述的半导体器件，其特征在于，所述第二导电类型的第二掺杂区为多个沿所述第一方向间隔排布的条状结构，且各所述条状结构与所述半导体单元对应设置。

6.根据权利要求1所述的半导体器件，其特征在于，所述第二导电类型的第二掺杂区为沿所述M个半导体单元整体周向间隔排布的多个条状结构，且所述第二导电类型的第二掺杂区与所述半导体单元对应设置。

7.根据权利要求1所述的半导体器件，其特征在于，所述第二导电类型的第一掺杂区的宽度为0.1μm～10μm。

8.根据权利要求1所述的半导体器件，其特征在于，所述第二导电类型的第二掺杂区的宽度为0.01μm～5μm。

9.根据权利要求1至8中任一项所述的半导体器件，其特征在于，所述第一导电类型为N型，且所述第二导电类型为P型，或所述第一导电类型为P型，且所述第二导电类型为N型。

10.一种半导体器件，其特征在于，包括：

第一导电类型的掺杂阱区；

M个第一半导体单元，所述M个第一半导体单元位于所述第一导电类型的掺杂阱区内，且在所述第一导电类型的掺杂阱区内沿第一方向排布，所述M为正整数；所述第一半导体单元包括第二导电类型的第一掺杂区和第一导电类型的第一掺杂区，所述第一导电类型的第一掺杂区环绕所述第二导电类型的第一掺杂区；

第二导电类型的第二掺杂区，所述第二导电类型的第二掺杂区位于所述M个第一半导体单元沿所述第一方向的至少一侧，且所述第二导电类型的第二掺杂区与所述第一导电类型的掺杂阱区边缘在第二方向上存在第一固定间距，所述第一方向与所述第二方向垂直；

第二导电类型的掺杂阱区，位于所述第一导电类型的掺杂阱区沿第二方向的一侧，且与所述第一导电类型的掺杂阱区相邻接；

M个第二半导体单元，所述M个第二半导体单元位于所述第二导电类型的掺杂阱区内，且在所述第二导电类型的掺杂阱区内沿第二方向排布；所述第二半导体单元包括第一导电类型的第二掺杂区和第二导电类型的第三掺杂区，所述第二导电类型的第三掺杂区环绕所述第一导电类型的第二掺杂区；

第一导电类型的第三掺杂区，所述第一导电类型的第三掺杂区位于所述M个第二半导体单元沿所述第一方向的至少一侧，且所述第一导电类型的第三掺杂区域所述第二导电类型的掺杂阱区在第二方向上存在第二固定间距。

11.根据权利要求10所述的半导体器件，其特征在于，所述M个第一半导体单元于所述第一导电类型的掺杂阱区中沿第一方向呈多列间隔排布；所述M个第二半导体单元于所述第二导电类型的掺杂阱区中沿第一方向呈多列间隔排布。